



دانشگاه صنعتی امیرکبیر  
(پلی تکنیک تهران)  
دانشکده مهندسی برق

راهنمای استفاده از نرم افزار Cadence

---

بخش هفتم

رسم لی اوت ترانزیستور

تهیه کننده : محمد سیم چی

زیر نظر دکتر مجید شالچیان

ویرایش اول

تابستان ۹۲

## فهرست


۲	رسم لی اوت ترانزیستور	۱
۹	رسم شماتیک و لی اوت وارونگر با ترانزیستور های طراحی شده	۲
۱۱	شبیه سازی	۳

## ۱. رسم لی اوت ترانزیستور


در این بخش در نظر داریم تا لی اوت ترانزیستورهای NMOS و PMOS را این بار خودمان رسم نماییم و با استفاده از آن ها یک وارونگر طراحی کرده و آن را شبیه سازی نماییم.

در ابتدای کار لی اوت ترانزیستورها را رسم می کنیم. دقت داشته باشید که در تمامی مراحل کار قواعد طراحی رعایت شده و اندازه ها برای رسم دو ترانزیستور NMOS و PMOS در تکنولوژی tsmc18rf و با عرض ۲ و ۴ میکرون در نظر گرفته شده اند.


برای یک NMOS در ابتدا باید نواحی فعال را مشخص کنیم. برای این کار دو مستطیل از جنس DIFF رسم می کنیم. مستطیل بزرگتر برای نواحی فعال ترانزیستور، و مستطیل کوچک تر برای اتصال بدنه رسم شده اند.




سپس از جنس POLY1 گیت ترانزیستور را رسم می کنیم.




در گام بعد کانتکت های درین، سورس و بدنه را از جنس CONT قرار می دهیم.




حال اتصالات ایجاد شده را با METAL1 به هم وصل می کنیم.




این بار یک لایه از جنس WELLBODY بر روی سطح ترانزیستور رسم می کنیم.




برای تعیین نواحی فعال یک مستطیل از جنس NIMP و PIMP در اطراف نواحی فعال ترانزیستور و اتصال بدنه رسم می کنیم. خواننده توجه دارد که در ترانزیستور NMOS نواحی فعال از جنس n+ و اتصال بدنه از جنس p+ می باشد و علت انتخاب جنس محدود کننده ها نیز همین نکته است.





برای رسم لی اوت ترانزیستور PMOS ابتدا باید یک NWELL با ابعاد مناسب ایجاد کرد. توجه داشته باشید که در این مثال به دلیل آن که از این ترانزیستورها برای طراحی یک وارونگر استفاده خواهد شد، عرض ترانزیستور PMOS دو برابر عرض ترانزیستور NOMS می باشد.





در مراحل بعدی نیز همانند ترانزیستور NMOS به ترتیب نواحی فعال را رسم کرده، گیت ترانزیستور را کشیده، اتصالات درین، سورس و بدنه را ایجاد کرده و با METAL1 به هم متصل نموده و در نهایت نواحی فعال n و p را تعیین می کنیم. توجه داشته باشید که این بار ناحیه فعال ترانزیستور از جنس p و اتصال بدنه آن از جنس n می باشد. در ضمن برای ایجاد نواحی فعال از لایه های PDIFF و NDIFF استفاده شده است.











## ۲. رسم شماتیک و لی اوت وارونگر با ترانزیستور های طراحی شده


برای شبیه سازی وارونگر در ابتدا باید شماتیک آن را رسم کنیم. برای این کار مشابه بخش پنجم شماتیک یک وارونگر را رسم می کنیم. برای اضافه کردن ترانزیستورها از کتابخانه tsmc18rf استفاده می کنیم. دقت کنید که ابعاد ترانزیستور های مدار شماتیک باید دقیقا برابر با ابعاد لی اوت ترانزیستورهای طراحی شده باشند.



سپس طبق توضیحات بخش سوم سمبل آن را می سازیم.




با استفاده از ترانزیستورهایی که در بالا طراحی کردیم، لی اوت این وارونگر را مانند شکل زیر رسم می کنیم.




هم اکنون در سلول `inv` که در آن وارونگر مورد نظر را طراحی کرده ایم، یک فایل شماتیک، یک سمبل و یک لی اوت وجود دارد که محتوای این لی اوت را کاملاً خودمان طراحی و رسم کرده ایم. حال تست های `DRC` و `LVS` را مطابق با توضیحات بخش پنجم انجام داده و با استفاده از فرآیندی که رد بخش ششم توضیح داده شد `RCX` را اجرا کرده و فایل `av_extravtd` را به دست می آوریم.

### ۳. شبیه سازی

نوبت به شبیه سازی مدار طراحی شده رسیده است. در این جا ما یک فایل شماتیک test برای شبیه سازی ایجاد می کنیم.



قصد داریم وارونگر طراحی شده را شبیه سازی کنیم و نتیجه به دست آمده را با خروجی وارونگری که با استفاده از ترانزیستورهای کتابخانه tsmc18rf رسم کرده بودیم، مقایسه نماییم. برای این کار سمبل دو وارونگر طراحی شده را از کتابخانه های مربوطه در فایل test اضافه می کنیم.




The screenshot shows the 'Add Instance' dialog box with the following fields:

- Library: ex4
- Cell: ex4
- View: symbol
- Names: (empty)
- Array: Rows: 1, Columns: 1
- Buttons: Rotate, Sideways, Upside Down

The 'Library Browser - Add Instance' window shows a table of available cells:

Library	Cell	View
ex4	ex4	symbol
DVI0	co_po_mlx6_ply	symbol
aExamples	ex4	symbol
ahdLib	field	
analogLib	g_rw_net	
avTech	h_NET	
basic	mlt6_pintext	
bmslib	mlx6	
cdsDefTechLib	mlx6_pintext	
ex1	metal1	
ex2	metal1_cut	
ex3	metal2	
ex4	metal3	
ex5	metal4	
ex6	metal5	
functional		

The schematic editor shows a single instance of the 'ex4' cell connected to VDD and GND. The status bar at the bottom indicates: mouse L: mouseAddPt(), M: schtitiMousePopUp(), R: Rotate 90. Point at location for the instance.



The screenshot shows the 'Add Instance' dialog box with the following fields:


- Library: ex6
- Cell: inv
- View: symbol
- Names: (empty)
- Array: Rows: 1, Columns: 1
- Buttons: Rotate, Sideways, Upside Down

The 'Library Browser - Add Instance' window shows a table of available cells:


Library	Cell	View
ex6	inv	symbol
DVI0	inv	symbol
aExamples	rmos	symbol
ahdLib	rmos	symbol
analogLib	test	
avTech	zpcellSCRATCHZgir	
basic		
bmslib		
cdsDefTechLib		
ex1		
ex2		
ex3		
ex4		
ex5		
ex6		
Functional		

The schematic editor shows two instances of the 'inv' cell. The top instance is connected to VDD and GND. The bottom instance is labeled 'inv\_2' and is also connected to VDD and GND. The status bar at the bottom indicates: mouse L: mouseAddPt(), M: schtitiMousePopUp(), R: Rotate 90. Point at location for the instance.


در ادامه یک فایل config نیز با توجه به توضیحات بخش قبل ایجاد کرده و view هر دو وارونگر را بر روی av\_extracted تنظیم می کنیم.



سپس ورودی هر دو وارونگر را به یک منبع ولتاژ پالس وصل کرده و برای بار خروجی هر یک از دو وارونگر از یک خازن با ظرفیت 50fF استفاده می کنیم.



سپس مدار را با استفاده از محیط Analog Environment شبیه سازی گذرا کرده و خروجی دو وارونگر را به همراه سیگنال ورودی رسم می کنیم.



همان طور که مشاهده می شود خروجی هر دو وارونگر کاملاً مشابه یکدیگرند.