



**Amirkabir University of Technology
(Tehran Polytechnic)**

Department of Electrical Engineering

MSc Thesis

**Design and Simulation of Wideband CMOS Balun-
LNAs with balanced loads and Improved Linearity
and Noise Figure**

**By
Soroush Hashemi Bani**

**Supervisor
Dr. Mohammad Yavari**

June 2024



دانشگاه صنعتی امیرکبیر
(پلی تکنیک تهران)
دانشکده مهندسی برق

پایان نامه کارشناسی ارشد مهندسی برق
(گرایش طراحی مدارهای مجتمع الکترونیک)

طراحی و تحلیل تقویت کننده‌های کم‌نویز CMOS با بالون ذاتی باند وسیع با
بارهای متعادل و بهبود خطینگی و عدد نویز

نگارش
سروش هاشمی‌بنی

استاد راهنما
دکتر محمد یآوری

تیر ماه ۱۴۰۳



تعهدنامه اصالت اثر

اینجانب سروش هاشمی بنی متعهد می‌شوم که مطالب مندرج در این پایان نامه حاصل کار پژوهشی اینجانب تحت نظارت و راهنمایی اساتید دانشگاه صنعتی امیرکبیر بوده و به دستاوردهای دیگران که در این پژوهش از آنها استفاده شده است مطابق مقررات و روال متعارف ارجاع و در فهرست منابع و مآخذ ذکر گردیده است. این پایان نامه قبلاً برای احراز هیچ مدرک هم‌سطح یا بالاتر ارائه نگردیده است.

در صورت اثبات تخلف در هر زمان، مدرک تحصیلی صادر شده توسط دانشگاه از درجه اعتبار ساقط بوده و دانشگاه حق پیگیری قانونی خواهد داشت.

کلیه نتایج و حقوق حاصل از این پایان نامه متعلق به دانشگاه صنعتی امیرکبیر می‌باشد. هرگونه استفاده از نتایج علمی و عملی، واگذاری اطلاعات به دیگران یا چاپ و تکثیر، نسخه‌برداری، ترجمه و اقتباس از این پایان نامه بدون موافقت کتبی دانشگاه صنعتی امیرکبیر ممنوع است. نقل مطالب با ذکر مآخذ بلامانع است.

سروش هاشمی بنی

تقدیم به:

پدر و مادر عزیزم که با عشق و محبت بی‌پایان‌شان همواره حامی و مشوق من بوده‌اند، و به خواهر عزیزم که حضور و حمایت‌هایش همیشه قوت قلب من بوده است. این پایان‌نامه را با نهایت احترام و قدردانی به شما عزیزان تقدیم می‌کنم.

تقدیر و تشکر

با نهایت قدردانی و سپاس، از استاد راهنمای محترم، دکتر محمد یآوری، تشکر می‌کنم. راهنمایی‌ها، حمایت‌ها و تشویق‌های بی‌دریغ شما در طول این مسیر برای من بسیار ارزشمند بود و بدون تلاش‌ها و همراهی شما، رسیدن به این نقطه ممکن نبود.

همچنین از دوستان عزیزم که در این مسیر همراه و مشوق من بودند، صمیمانه تشکر می‌کنم. حمایت‌ها، انگیزه‌بخشی‌ها و همدلی‌های شما نقش مهمی در پیشرفت و موفقیت من داشت. بدون حضور و همراهی شما، این سفر علمی بسیار دشوارتر می‌بود. از تمامی شما عزیزان، از صمیم قلب قدردانی می‌کنم.

چکیده

این پایان نامه به طراحی ساختارهای تقویت کننده با هدف دستیابی به پهنای باند بالا برای کاربردهای چند کاناله پرداخته و بهبود پارامترهای خطینگی IIP3 و IIP2 در مقایسه با کارهای پیشین را مد نظر قرار داده است. مدارهای طراحی شده در تکنولوژی TSMC-RF 65nm در نرم افزار Cadence شبیه سازی شده اند.

در ساختار پیشنهادی اول، با استفاده از ترانزیستورهای کسکود بازیافت جریان و بارهای تقویت کننده کم نویز، ساختار متقارن و ایزولاسیون معکوس مناسبی ایجاد شده است. تکنیک بازیافت جریان باعث کاهش توان مصرفی و افزایش ضریب شایستگی مدار شده است. تکنیک خطی سازی ترکیبی پساعوجاج و جمع آثار مشتقات، IIP3 مدار را به +5dBm بهبود داده است و با فیدبک منفی در خروجی، IIP3 نهایی به +5dBm افزایش یافته است.

در ساختار دوم، استفاده از ترانزیستورهای مکمل در طبقه دوم و بارهای متعادل، قابلیت اطمینان مدار را افزایش داده است. ترانزیستورهای ناحیه تضعیف در خروجی، بهبود خطینگی در هارمونیک های دوم و سوم را فراهم کرده اند. همچنین، تکنیک افزایش ترانسانایی ترانزیستورهای گیت مشترک در ورودی، تطبیق امپدانس ۵۰ اهم با جریان کمتر و کاهش توان مصرفی را به همراه داشته است. بهره گرفته شده از این ساختار به نسبت با ساختار قبل به مقدار ۴ دسی بل بهبود داشته و همچنین، خطینگی نهایی این ساختار بعد از شبیه سازی پس از جانمایی به مقدار ۲/۷ دسی بل از ساختار اول بالاتر بوده که نشان دهنده بهبود کارایی این ساختار می باشد. تطبیق امپدانس ورودی این ساختار با استفاده از ساختار افزایش ترانسانایی، در مقدار ۵۰ اهم تنظیم شده و راکتانس ورودی بازه تغییرات تا ۲۰ میلی زیمنس را تجربه می کند که در پهنای باند شرایط برای تطبیق ورودی را ایجاد می کند.

هدف از این پایان نامه، دستیابی به خطینگی بالا با توان مصرفی کم بوده که با توجه به نتایج به دست آمده، این اهداف محقق شده است.

واژه های کلیدی:

تقویت کننده کم نویز، بالون ذاتی، بارهای متقارن، خطینگی، عدد نویز، افزایش ترانسانایی، توان مصرفی.

۱- فصل اول: مقدمه	۱
۱-۱- پیش گفتار	۱
۱-۲- اهداف پایان نامه	۳
۱-۳- ساختار پایان نامه	۳
۲- فصل دوم: مفاهیم اولیه طراحی تقویت کننده های کم نویز	۵
۱-۲- پارامترهای پراکندگی	۵
۲-۲- خطی نگاری	۷
۳-۲- پایداری	۸
۴-۲- پهنای باند	۹
۵-۲- عدد نویز	۹
۱-۲- ضریب شایستگی	۹
۲-۲- توان مصرفی	۱۰
۳-۲- مساحت اشغالی	۱۱
۳- فصل سوم: کارهای انجام شده در تقویت کننده های کم نویز با بالون ذاتی	۱۲
۱-۳- ساختار تقویت کننده های کم نویز بالون	۱۲
۲-۳- تکنیک حذف و کاهش نویز	۱۳
۱- ۲- ۳- تکنیک حذف نویز	۱۳
۲- ۲- ۳- تکنیک کاهش نویز	۱۵
۳-۳- تکنیک استفاده از فیدبک	۱۶
۱- ۳- ۳- فیدبک مثبت	۱۷
۲- ۳- ۳- فیدبک منفی	۱۸
۴-۳- تکنیک های بهبود خطی نگاری	۱۹
۱- ۴- ۳- تکنیک حذف هارمونیک	۲۰
۲- ۴- ۳- تکنیک جمع آثار مشتقات بهبود یافته	۲۲
۳- ۴- ۳- تکنیک تراوش جریان	۲۳
۴- ۴- ۳- تکنیک تزریق هارمونیک دوم	۲۵
۵- ۴- ۳- تکنیک استفاده از فیلترهای چند مسیره	۲۶
۶- ۴- ۳- تکنیک بایاس بهینه	۲۸
۵-۳- نتیجه گیری	۲۹
۴- فصل چهارم: ساختارهای پیشنهادی تقویت کننده های کم نویز	۳۰
۱-۴- ساختار پیشنهادی اول	۳۰

۳۲	۲-۴-تطبیق امپدانس ورودی.....
۳۲	۳-۴-بهره ولتاژ.....
۳۳	۴-۴-نویز.....
۳۴	۵-۴-خطینگی.....
۳۷	۶-۴-مدار بایاس.....
۳۸	۷-۴-ساختار پیشنهادی دوم.....
۴۰	۸-۴-تطبیق امپدانس ورودی.....
۴۰	۹-۴-بهره ولتاژ.....
۴۲	۱۰-۴-نویز.....
۴۵	۱۱-۴-خطینگی.....
۵۱	۱۲-۴-مدار بایاس.....
۵۳	۵- فصل پنجم: نتایج شبیه‌سازی.....
۵۴	۱-۵-نتایج شبیه‌سازی ساختار پیشنهادی اول.....
۵۵	۱- ۱- ۵ بهره ولتاژ.....
۵۶	۲- ۱- ۵ تطبیق امپدانس ورودی.....
۵۶	۳- ۱- ۵ عدد نویز.....
۵۸	۴- ۱- ۵ خطینگی.....
۶۲	۵- ۱- ۵ پایداری.....
۶۳	۶- ۱- ۵ نتیجه‌گیری ساختار پیشنهاد اول.....
۶۳	۲-۵-نتایج شبیه‌سازی ساختار پیشنهادی دوم.....
۶۵	۱- ۲- ۵ بهره ولتاژ.....
۶۷	۲- ۲- ۵ تطبیق امپدانس ورودی.....
۶۸	۳- ۲- ۵ عدد نویز.....
۷۰	۴- ۲- ۵ خطینگی.....
۷۱	۵- ۲- ۵ پایداری.....
۷۲	۶- ۲- ۵ نتیجه‌گیری ساختار پیشنهادی دوم.....
۷۲	۳-۵-نتایج شبیه‌سازی پس از جانمایی ساختار پیشنهادی دوم.....
۷۸	۱- ۳- ۵ نتیجه‌گیری ساختار پیشنهادی دوم بعد از جانمایی.....
۷۸	۴-۵-مقایسه عملکرد ساختارهای پیشنهادی با تعدادی از کارهای پیشین.....
۸۰	۶- فصل ششم: جمع‌بندی، نتیجه‌گیری و پیشنهادات.....
۸۰	۱-۶-جمع‌بندی و نتیجه‌گیری.....
۸۱	۲-۶-پیشنهادات.....
۸۲	منابع و مراجع.....

- شکل (۱-۲): شرح موج‌های تابشی و انعکاسی در ورودی و خروجی [۱]..... ۶
- شکل (۲-۲): تعریف IP3 (برای کمیت‌های ولتاژ) [۱]..... ۷
- شکل (۱-۳): ساختار مکمل گیت-مشترک و سورس-مشترک در طراحی LNA با بالون ذاتی [۴]..... ۱۴
- شکل (۲-۳): مشتق مرتبه سوم جریان ترانزیستورهای طبقه مکمل [۴]..... ۱۵
- شکل (۳-۳): مدرا LNA با بهره‌گیری از تکنیک کاهش نویز [۶]..... ۱۵
- شکل (۴-۳): ساختار متداول حذف نویز دو طبقه [۱۰]..... ۱۶
- شکل (۵-۳): ساختار بالون با استفاده از فیدبک مثبت برای تطبیق امپدانس ورودی [۱۱]..... ۱۷
- شکل (۶-۳): ساختار پیشنهادی تقویت کننده کم نویز همراه با ترکیب کننده فعال و فیدبک [۱۲]..... ۱۸
- شکل (۷-۳): (الف) فیدبک فعال مرکب، (ب) فیدبک مکمل سورس-پیرو، (ج) فیدبک منفرد سورس-پیرو [۱۲]..... ۱۹
- شکل (۸-۳): توپولوژی مدار پیشنهادی با بهره‌گیری از تکنیک پیشخور ترانزیستوری [۱۵]..... ۲۰
- شکل (۹-۳): (الف) ساختار مداری بلوک H1، (ب) ساختار مداری بلوک H2 [۱۵]..... ۲۱
- شکل (۱۰-۳): (الف) افزایش خازن میلر، (ب) خازن میلر یک طرفه، (ج) ساختار مرسوم خازن میلر [۱۵]..... ۲۱
- شکل (۱۱-۳): پاسخ فرکانسی مدار پیشنهادی با فرکانس مطلوب ۳۰۰ مگاهرتز [۱۵]..... ۲۲
- شکل (۱۲-۳): مدار تقویت کننده کم نویز پهن باند با تکنیک برهم نهی مشتقی بهبود یافته [۱۸]..... ۲۳
- شکل (۱۳-۳): مدار تقویت کننده با تکنیک تراوش جریان و پیشخور فعال [۲۰]..... ۲۴
- شکل (۱۴-۳): شمای نهایی تقویت کننده کم نویز با استفاده از شبکه غیرفعال جهت ایزولاسیون ac [۲۰]..... ۲۴
- شکل (۱۵-۳): شمای مدار ترکیبی تقویت کننده کم نویز به همراه مخلوط کننده با تکنیک تزریق هارمونیک دوم..... ۲۵
- شکل (۱۶-۳): مدار تقویت کننده کم نویز پیشنهاد در مرجع [۲۴]..... ۲۷
- شکل (۱۷-۳): پاسخ فیلترهای چند مسیره مرتبه ۴ و ۸ و اثرات غیرخطی آنها [۳۰]..... ۲۷
- شکل (۱۸-۳): پاسخ فرکانسی مدار آورده شده در مرجع [۲۴]..... ۲۸
- شکل (۱۹-۳): افزایش محدوده نقطه بایاس بهینه ترانزیستورها با استفاده از ساختار مکمل [۵]..... ۲۹
- شکل (۱-۴): ساختار تقویت کننده کم نویز پیشنهادی اول..... ۳۱
- شکل (۲-۴): ساختار مدار بایاس تقویت کننده کم نویز پیشنهادی..... ۳۸
- شکل (۳-۴): ساختار تقویت کننده کم نویز پیشنهادی دوم..... ۳۹
- شکل (۴-۴): مدل امپدانس دیده شده از ورودی مدار پیشنهادی..... ۴۰
- شکل (۵-۴): مدل نویز المان‌های ساختار پیشنهادی دوم و نحوه حذف نویز ترانزیستورهای گیت-مشترک..... ۴۲
- شکل (۶-۴): تکنیک تضعیف ضرایب مرتبه دوم با استفاده از ساختار مکمل ترانزیستورهای ورودی..... ۴۶

شکل (۷-۴): تکنیک تضعیف ضرایب مرتبه سوم سری تیلور با انتخاب بایاس بهینه برای ترانزیستورهای مکمل.	۴۶
شکل (۸-۴): مدر بایاس g_m ثابت پیشنهادی برای ساختار تقویت‌کننده کم‌نویز پیشنهادی دوم.	۵۱
شکل (۱-۵): بهره ولتاژ مدار شبیه‌سازی شده در شرایط PVT.	۵۵
شکل (۲-۵): S_{11} مدار شبیه‌سازی شده در شرایط PVT.	۵۶
شکل (۳-۵): درصد مشارکت نویز المان‌های ساختار اول.	۵۷
شکل (۴-۵): عدد نویز مدار شبیه‌سازی شده در شرایط PVT.	۵۷
شکل (۵-۵): IIP3 مدار شبیه‌سازی شده پس از اعمال تکنیک خطی‌سازی.	۵۸
شکل (۶-۵): تحلیل مونته کارلو انجام شده برای IIP3 ساختار اول قبل از اعمال تکنیک‌های خطی‌سازی.	۵۹
شکل (۷-۵): تحلیل مونته کارلو انجام شده برای IIP3 ساختار اول بعد از اعمال تکنیک‌های خطی‌سازی.	۶۰
شکل (۸-۵): تغییرات IIP3 ساختار اول با اعمال جاروب فرکانسی.	۶۰
شکل (۹-۵): IIP2 مدار شبیه‌سازی شده پس از اعمال تکنیک خطی‌سازی.	۶۱
شکل (۱۰-۵): تحلیل مونته کارلو انجام شده برای IIP2 ساختار اول بعد از اعمال تکنیک‌های خطی‌سازی.	۶۱
شکل (۱۱-۵): نتایج شبیه‌سازی انجام شده پایداری Rollet برای ضرایب K و Δ در ساختار پیشنهادی اول.	۶۲
شکل (۱۲-۵): بهره ولتاژ مدار شبیه‌سازی شده در شرایط PVT.	۶۵
شکل (۱۳-۵): اختلاف بهره ولتاژ گره‌های خروجی مدار پیشنهادی دوم.	۶۶
شکل (۱۴-۵): انحراف فاز گره‌های خروجی مدار پیشنهادی دوم نسبت به 180° درجه.	۶۶
شکل (۱۵-۵): S_{11} مدار شبیه‌سازی شده در شرایط PVT.	۶۷
شکل (۱۶-۵): Z_{in} مدار شبیه‌سازی شده در شرایط PVT.	۶۸
شکل (۱۷-۵): NF مدار شبیه‌سازی شده در شرایط PVT.	۶۹
شکل (۱۸-۵): درصد مشارکت نویز المان‌های ساختار دوم.	۶۹
شکل (۱۹-۵): IIP3 مدار شبیه‌سازی شده پس از اعمال تکنیک خطی‌سازی.	۷۰
شکل (۲۰-۵): IIP2 مدار شبیه‌سازی شده پس از اعمال تکنیک خطی‌سازی.	۷۱
شکل (۲۱-۵): نتایج شبیه‌سازی انجام شده پایداری Rollet برای ضرایب K و Δ در ساختار پیشنهادی دوم.	۷۱
شکل (۲۲-۵): جانمایی ساختار پیشنهادی دوم.	۷۳
شکل (۲۳-۵): نتیجه شبیه‌سازی بعد از جانمایی بهره ولتاژ ساختار پیشنهادی دوم.	۷۴
شکل (۲۴-۵): نتیجه شبیه‌سازی بعد از جانمایی پارامتر پراکندگی S_{11} ساختار پیشنهادی دوم.	۷۵
شکل (۲۵-۵): نتیجه شبیه‌سازی بعد از جانمایی عدد نویز ساختار پیشنهادی دوم.	۷۵
شکل (۲۶-۵): نتیجه شبیه‌سازی بعد از جانمایی IIP3 ساختار پیشنهادی دوم.	۷۶
شکل (۲۷-۵): نتیجه شبیه‌سازی بعد از جانمایی IIP2 ساختار پیشنهادی دوم.	۷۶
شکل (۲۸-۵): نتیجه شبیه‌سازی بعد از جانمایی جاروب IIP3 ساختار پیشنهادی دوم.	۷۷
شکل (۲۹-۵): نتیجه شبیه‌سازی بعد از جانمایی پایداری ساختار پیشنهادی دوم.	۷۷

صفحه

فهرست جدول‌ها

جدول (۵-۱): ابعاد ترانزیستورهای هسته مدار ساختار اول.....	۵۴
جدول (۵-۲): مقدار مقاومت‌ها و خازن‌های هسته مدار ساختار اول.....	۵۴
جدول (۵-۳): نتایج شبیه‌سازی‌های انجام شده در PVT ساختار پیشنهادی اول.....	۶۳
جدول (۵-۴): ابعاد ترانزیستورهای هسته مدار ساختار دوم.....	۶۴
جدول (۵-۵): مقدار مقاومت‌ها و خازن‌های هسته مدار ساختار دوم.....	۶۴
جدول (۵-۶): نتایج شبیه‌سازی‌های انجام شده در PVT ساختار پیشنهادی دوم.....	۷۲
جدول (۵-۷): نتایج شبیه‌سازی‌های بعد از جانمایی انجام شده در PVT ساختار پیشنهادی دوم.....	۷۸
جدول (۵-۸): مقایسه ساختارهای پیشنهادی با تقویت‌کننده‌های کم‌نویز پیشین.....	۷۹

واژه نامه

Parasitic Extraction	استخراج المان‌های پارازیتی
gm boosting	افزایش ترانسانایی
Post Distortion	پسا اعوجاج
Active Balun	بالون فعال
Narrow Band	باند باریک
Worst Corner Case	بدترین گوشه
Bulk	بدنه
Design Rule Check	بررسی قوانین طراحی
Scattering-Parameter	پارامترهای پراکندگی
Degeneration	تباہیدگی
Transconductance	ترانسانایی
Bipolar Transistor	ترانزیستور دوقطبی
IM2 Injection	تزریق مدولاسیون تداخلی مرتبه دوم
Layout Versus Schematic	تطبیق جانمایی و شماتیک
Single-Ended	تک‌سر
Noise Cancellation Technique	تکنیک حذف نویز
Layout	جانمایی
dc Block	جدا کننده dc
Derivative Superposition	جمع آثار مشتقات
Multidisciplinary	چند تخصصی
Harmonic Termination	حذف هارمونیک
Metal-Insulator-Metal Capacitor	خازن فلز-عایق-فلز
On Chip	درون تراشه
Common Mode Rejection	رد مد مشترک
Current-Bleeding	ریزش جریان

Post-Layout Simulation	شبیه سازی پس از جانمایی
Output Reflection Coefficient	ضریب انعکاس خروجی
Input Reflection Coefficient	ضریب انعکاس ورودی
Stern Stability Factor	ضریب پایداری اشترن
Noise Figure	عدد نویز
Radio Frequency	فرکانس رادیویی
Friis	فریس
Global Feedback	فیدبک سراسری
Balanced	متوازن
Scale	مقیاس
Balanced Mixer	میکسر متوازن
Signal to Noise Ratio	نسبت سیگنال به نویز
Second Order Input Referd Intercept Point	نقطه تقاطع مرتبه دوم
Third Order Input Referd Intercept Point	نقطه تقاطع مرتبه سوم
Smith Chart	نمودارهای اسمیت
Weak Inversion	وارونگی ضعیف
Threshold Voltage	ولتاژ آستانه

اختصارنامه

MIM	خازن‌های فلز-عایق-فلز
MOS	ترانزیستورهای فلز-اکسید-نیمه‌هادی
IIP2	نقطه تقاطع مرتبه دوم
IIP3	نقطه تقاطع مرتبه سوم
IM	اینترمدولاسیون
IM2	اینترمدولاسیون مرتبه دوم
IM3	اینترمدولاسیون مرتبه سوم

منابع و مراجع

- [1] B. Razavi and R. Behzad, *RF microelectronics*. Prentice hall New York, 2012.
- [2] T. H. Lee, *The design of CMOS radio-frequency integrated circuits*. Cambridge university press, 2003.
- [3] L. Belostotski and E. A. Klumperink, "Figures of merit for CMOS low-noise amplifiers and estimates for their theoretical limits," *IEEE transactions on circuits and systems II: express briefs*, vol. 69, no. 3, pp. 734-738, 2021.
- [4] S. T. a. J. Mukherjee, "An Inductorless Low Power Wideband Push-Pull Balun LNA with Dual Stage Noise Cancellation and IIP2/IIP3 Linearity Modes for Sub-GHz Wireless Applications," *TechRxiv*, May. 2022.
- [5] H. Zhang and E. Sánchez-Sinencio, "Linearization techniques for CMOS low noise amplifiers: A tutorial," *IEEE Transactions on Circuits and Systems I: Regular Papers*, vol. 58, no. 1, pp. 22-36, 2010.
- [6] A. Bozorg and R. B. Staszewski, "A 0.02–4.5-GHz LN (T) A in 28-nm CMOS for 5G exploiting noise reduction and current reuse," *IEEE Journal of Solid-State Circuits*, vol. 56, no. 2, pp. 404-415, 2020.
- [7] F. Bruccoleri, E. A. Klumperink, and B. Nauta, "Wide-band CMOS low-noise amplifier exploiting thermal noise canceling," *IEEE journal of solid-state circuits*, vol. 39, no. 2, pp. 275-282, 2004.
- [8] S. C. Blaakmeer, E. A. Klumperink, D. M. Leenaerts, and B. Nauta, "Wideband balun-LNA with simultaneous output balancing, noise-canceling and distortion-canceling," *IEEE journal of solid-state circuits*, vol. 43, no. 6, pp. 1341-1350, 2008.
- [9] P. Simitsakis, Y. Papananos, and E.-S. Kytonaki, "Design of a low voltage-low power 3.1–10.6 GHz UWB RF front-end in a CMOS 65 nm technology," *IEEE Transactions on Circuits and Systems II: Express Briefs*, vol. 57, no. 11, pp. 833-837, 2010.
- [10] A. Bozorg and R. B. Staszewski, "A 20 MHz–2 GHz inductorless two-fold noise-canceling low-noise amplifier in 28-nm CMOS," *IEEE Transactions on Circuits and Systems I: Regular Papers*, vol. 69, no. 1, pp. 42-50, 2021.

- [11] B. Shirmohammadi and M. Yavari, "A linear wideband CMOS balun-LNA with balanced loads," *IEEE Transactions on Circuits and Systems II: Express Briefs*, vol. 69, no. 3, pp. 754-758, 2021.
- [12] B. Guo, J. Gong, and Y. Wang, "A wideband differential linear low-noise transconductance amplifier with active-combiner feedback in complementary MGTR configurations," *IEEE Transactions on Circuits and Systems I: Regular Papers*, vol. 68, no. 1, pp. 224-237, 2020.
- [13] B. Guo and J. Chen, "A wideband common-gate CMOS LNA employing complementary MGTR technique," *Microwave and Optical Technology Letters*, vol. 59, no. 7, pp. 1668-1671, 2017.
- [14] J. Chen, B. Guo, B. Zhang, and G. Wen, "An inductorless wideband common-gate LNA with dual capacitor cross-coupled feedback and negative impedance techniques," *Integration*, vol. 56, pp. 53-60, 2017.
- [15] J. W. Park and B. Razavi, "A harmonic-rejecting CMOS LNA for broadband radios," *IEEE Journal of Solid-State Circuits*, vol. 48, no. 4, pp. 1072-1084, 2013.
- [16] R. Gyaang, D.-H. Lee, and J. Kim, "Design and validation of a blocker rejection LNA with On-chip dual-notch filters," in *2020 International SoC Design Conference (ISOCC)*, 2020: IEEE, pp. 31-32.
- [17] W. Gao, Z. Chen, Z. Liu, W. Cui, and X. Gui, "A highly linear low noise amplifier with wide range derivative superposition method," *IEEE Microwave and Wireless Components Letters*, vol. 25, no. 12, pp. 817-819, 2015.
- [18] V. Lammert, R. Weigel, and V. Issakov, "A Highly Linear Low-Power 28 GHz LNA in 45nm SOI-CMOS using the Modified Derivative Superposition Method for IM3-Cancellation," in *2020 IEEE Texas Symposium on Wireless and Microwave Circuits and Systems (WMCS)*, 2020: IEEE, pp. 1-3.
- [19] H. Geddada, J. Park, and J. Silva-Martinez, "Robust derivative superposition method for linearising broadband LNAs," *Electronics letters*, vol. 45, no. 9, pp. 435-436, 2009.
- [20] Z. Liu and C. C. Boon, "A 0.092-mm² 2–12-GHz Noise-cancelling low-noise amplifier with gain improvement and noise reduction," *IEEE Transactions on Circuits and Systems II: Express Briefs*, vol. 69, no. 10, pp. 4013-4017, 2022.
- [21] S. Kim and K. Kwon, "Broadband balun-LNA employing local feedback g_m-boosting technique and balanced loads for low-power low-voltage applications," *IEEE Transactions on Circuits and Systems I: Regular Papers*, vol. 67, no. 12, pp. 4631-4640, 2020.

- [22] S. Kim and K. Kwon, "A 50-MHz–1-GHz 2.3-dB NF noise-cancelling balun-LNA employing a modified current-bleeding technique and balanced loads," *IEEE Transactions on Circuits and Systems I: Regular Papers*, vol. 66, no. 2, pp. 546-554, 2018.
- [23] N. Vitee, H. Ramiah, P.-I. Mak, J. Yin, and R. P. Martins, "A 3.15-mW+ 16.0-dBm IIP3 22-dB CG inductively source degenerated balun-LNA mixer with integrated transformer-based gate inductor and IM2 injection technique," *IEEE Transactions on Very Large Scale Integration (VLSI) Systems*, vol. 28, no. 3, pp. 700-713, 2019.
- [24] D. Kim, D. Kim, I. Llamas-Garro, and D. Im, "A Sub-GHz/2.4 GHz Highly Selective Reconfigurable RF Front-End Employing an N-Path Complementary Balun-LNA and Linearized RF-to-BB Current-Reuse Mixer," *IEEE Transactions on Circuits and Systems I: Regular Papers*, 2023.
- [25] E. Klumperink and B. Nauta, "N-Path Filters and Mixer-First Receivers—A Review," *IC Design Insights-from Selected Presentations at CICC 2017*, pp. 221-264, 2022.
- [26] A. Ghaffari, E. A. Klumperink, M. C. Soer, and B. Nauta, "Tunable high-Q N-path band-pass filters: Modeling and verification," *IEEE Journal of Solid-State Circuits*, vol. 46, no. 5, pp. 998-1010, 2011.
- [27] M. Darvishi, R. van der Zee, E. A. Klumperink, and B. Nauta, "Widely tunable 4th order switched Gm-C band-pass filter based on n-path filters," *IEEE Journal of Solid-State Circuits*, vol. 47, no. 12, pp. 3105-3119, 2012.
- [28] M. Darvishi, R. van der Zee, and B. Nauta, "Design of active N-path filters," *IEEE journal of solid-state circuits*, vol. 48, no. 12, pp. 2962-2976, 2013.
- [29] J. W. Park and B. Razavi, "Channel selection at RF using Miller bandpass filters," *IEEE Journal of Solid-State Circuits*, vol. 49, no. 12, pp. 3063-3078, 2014.
- [30] Y. Xu, J. Zhu, and P. R. Kinget, "A Blocker-Tolerant RF Front End With Harmonic-Rejecting N-Path Filter," *IEEE Journal of Solid-State Circuits*, vol. 53, no. 2, pp. 327-339, 2017.
- [31] A. Nagulu, Y. Zhuang, M. Yuan, S. Garikapati, and H. Krishnaswamy, "A Third-Order Quasi-Elliptic N-Path Filter With Enhanced Linearity Through Clock Boosting," *IEEE Journal of Solid-State Circuits*, 2023.
- [32] M. A. Montazerolghaem, L. C. de Vreede, and M. Babaie, "A highly linear receiver using parallel preselect filter for 5G microcell base station applications," *IEEE Journal of Solid-State Circuits*, 2023.

-
- [33] B. Toole, C. Plett, and M. Cloutier, "RF circuit implications of moderate inversion enhanced linear region in MOSFETs," *IEEE Transactions on Circuits and Systems I: Regular Papers*, vol. 51, no. 2, pp. 319-328, 2004.
- [34] B. M. Jafari and M. Yavari, "A UWB CMOS low-noise amplifier with noise reduction and linearity improvement techniques," *Microelectronics Journal*, vol. 46, no. 2, pp. 198-206, 2015.
- [35] B. Shirmohammadi and M. Yavari, "A Low Power Wideband Balun-LNA Employing Local Feedback, Modified Current-Bleeding Technique and Balanced Loads," in *2020 28th Iranian Conference on Electrical Engineering (ICEE)*, 2020: IEEE, pp. 1-5.
- [36] T. Han, Z. Li, and M. Tian, "An inductor-less CMOS broadband balun gm-boosting LNA exploiting noise cancellation techniques," *Analog Integrated Circuits and Signal Processing*, vol. 104, pp. 121-129, 2020.
- [37] D. Shin, K. Lee, and K. Kwon, "A blocker-tolerant receiver front end employing dual-band N-path balun-LNA for 5G new radio cellular applications," *IEEE Transactions on Microwave Theory and Techniques*, vol. 70, no. 3, pp. 1715-1724, 2021.
- [38] D. Kim and D. Im, "A reconfigurable balun-LNA and tunable filter with frequency-optimized harmonic rejection for sub-GHz and 2.4 GHz IoT receivers," *IEEE Transactions on Circuits and Systems I: Regular Papers*, vol. 69, no. 8, pp. 3164-3176, 2022.
- [39] X. Wang, Z. Li, and Z. Li, "A 1.46-1.96 dB-NF 2.1-5.2-GHz wideband passive Balun LNA in 22-nm CMOS," *IEEE Transactions on Circuits and Systems II: Express Briefs*, 2023.

Abstract

This thesis focuses on designing amplifier structures aimed at achieving high bandwidth for multichannel applications while improving linearity parameters IIP3 and IIP2 compared to previous works. The designed circuits were simulated using TSMC-RF 65nm technology in Cadence.

In the first proposed structure, the use of cascode transistors with current recycling connected to low-noise amplifier loads results in a symmetrical structure and good reverse isolation. The current recycling technique significantly reduces the circuit's power consumption, markedly enhancing its figure of merit. The combined post-distortion linearization and derivative summing technique improves the circuit's IIP3 by +5dB, and with the negative feedback at the output, the final IIP3 reaches +5dBm.

In the second structure for the low-noise amplifier, the use of complementary transistors in the second stage and balanced loads increases the circuit's reliability. The transistors in the depletion region at the output, compared to those in the saturation region, provide improved linearity in the second and third harmonics due to the sign change in the harmonics generated by the current drawn from these transistors. Additionally, the transconductance enhancement technique for the common-gate transistors at the input achieves 50-ohm impedance matching with lower current, reducing power consumption.

The goal of the proposed structures in this thesis is to achieve high linearity with low power consumption, which has been successfully attained based on the reported results.

Key Words: Low Noise Amplifier, Intrinsic Balun, Balanced Loads, Linearity, Noise Figure, Transconductance-Boosting, Power consumption.



**Amirkabir University of Technology
(Tehran Polytechnic)**

Department of Electrical Engineering

MSc Thesis

**Design and Simulation of Wideband CMOS Balun-
LNAs with balanced loads and Improved Linearity
and Noise Figure**

**By
Soroush Hashemi Bani**

**Supervisor
Dr. Mohammad Yavari**

June 2024