

Amirkabir University of Technology (Tehran Polytechnic)

A proposal for Doctor of Philosophy dissertation in electrical engineering

Analysis and Design of Adaptive Analog-to-Digital Converter for Implantable Neural Recording Systems

By: Saeid Barati

Supervisor: Dr. Mohammad Yavari

Winter 2019



دانشگاه صنعتی امیرکبیر (پلی تکنیک تهران) دانشکده مهندسی برق

رساله دکترا

(گرایش الکترونیک) عنوان

تحلیل و طراحی مبدل آنالوگ به دیجیتال تطبیقی برای سامانههای ثبت عصبی قابل کاشت

> نگارش سعید براتی

استاد راهنما دکتر محمد یاوری

بهمن ۱۳۹۷

صفحه فرم ارزیابی و تصویب پایان نامه- فرم تأیید اعضاء کمیته دفاع



به نام خدا

برگ ارزیابی دفاع نهایی رساله دکتری

شماره دانشجویی ۹۲۱۲۳۹۰۱ نام و نام خانوادگی: سعید براتی رشته و گرایش تحصیلی: برق - الکترونیک دانشکده: میندسی برق

عنوان رساله: تحليل و طراحی مبدل آنالوگ به ديجيتال برای سامانه های ثبت عصبی قابل کاشت

شروع دوره : مهر ۹۲

تاریخ تصویب پیشنهاد رساله: ۱۳۹۴/۱۰/۱۳ تاریخ دفاع :۹۷/۱۱/۶

(ila)	لمره	رتبه علمي	كد انفورمائيك	نام و نام خانوادگی	هیات داوران
A	19,5	دانشبار	11773	دکتر باوری	استاد راهنما
5		à i			استاد مشاور
5 94,11,9		الستاد	(د کنر کاتوزیان	نماینده تحصیلات تکسیلی دانشگاه
Que	-19,-	استاد	1.741	دكتر كاتوزيان	داور داخلی اول
- pu	- 19,-	استاديار	10991	دکنر معزی	داور داخلی دوم
- P	2219,_	استاديار	15773	دكتر شمسي	داور خارجي اول
100 4	- 19/-	دانشبار -	PTAYI	دکتر شعاعی	داور خارجی دوم

میانگین نمرات هیئت داوران

71 0110 19/-عانی (۲۰ – ۱۸۸۵)، پسیار خوب (۱۸۸۰ – ۱۰ ۱۲)؛ خوب (۱۲٬۰۰ – ۲۰ ۱۶)؛ قابل قیال (۲۰۰ ۶۰ – ۱۵٬۰۰۰)، بیرقابل قبول (کستر از ۲۰۰٬۵۰ به حروف به عدد نمره نهایی (از 20)

معاون تحصيلات تكميلي ويؤوهشي

0 Cort

بؤزده تما م 19,-

· دانشکده ۲۰

PF-25-86

1.4

تاريخ

صور لحلسه دفاع و سابر امدارک به پیوست میباشد

تأئيد كارشناس

مدير تحصيلات تكميلي دانشگاه،

مهر و امضاء

امضاء و مهر

اینجانب سعید براتی متعهد میشوم که مطالب مندرج در این پایان نامه حاصل کار پژوهشی اینجانب تحت نظارت و راهنمایی اساتید دانشگاه صنعتی امیرکبیر بوده و به دستاوردهای دیگران که در این پژوهش از آنها استفاده شده است مطابق مقررات و روال متعارف ارجاع داده شده و در فهرست منابع و مآخذ ذکر گردیده است. این پایان نامه قبلاً برای احراز هیچ مدرک همسطح یا بالاتر ارائه نگردیده است.

در صورت اثبات تخلف در هر زمان، مدرک تحصیلی صادر شده توسط دانشگاه از درجه اعتبار ساقط بوده و دانشگاه حق پیگیری قانونی خواهد داشت.

کلیه نتایج و حقوق حاصل از این پایان نامه متعلق به دانشگاه صنعتی امیرکبیر میباشد. هرگونه استفاده از نتایج علمی و عملی، واگذاری اطلاعات به دیگران یا چاپ و تکثیر، نسخهبرداری، ترجمه و اقتباس از این پایان نامه بدون موافقت کتبی دانشگاه صنعتی امیرکبیر ممنوع است. نقل مطالب با ذکر مآخذ بلامانع است.

نام و نام خانوادگی دانشجو

امضا

تقديم به:

سپاس از سه وجود مقدس: آنان که ناتوان شدند تا ما به توانایی برسیم. موهایشان سپید شد تا ما روسفید شویم. و عاشقانه سوختند تا گرمابخش وجود ما و روشنگر راهمان باشند.

پدر، مادر و همسر عزیزم

تقدیم به پدر و مادر مهربانم که هر لحظه وجودم را از چشمه سار پر از عشق چشمان-شان سیراب میکنند.

تقديم به همسرم

به پاس قدر دانی از قلبی آکنده از عشق و معرفت که محیطی سرشار از سلامت، امنیت، آرامش و آسایش برای من فراهم آورده است

سپاسگذار کسانی هستم که سراغاز تولد من هستند. از یکی زاده میشوم و از دیگری جاودانه. استادی که سپیدی را بر تخته سیاه زندگیم نگاشت و مادری که تار مویی از او بپای من سیاه نماند.

تشکر و قدردانی:

از استاد فرهیخته، جناب آقای دکتر یاوری که در راه انجام این پژوهش مرا از مساعدتهای علمی و عملی خود بهرهمند ساختند. کمال تشکر و قدردانی را دارم. دلسوزی، تلاش و کوشش حضرتعالی در تعلیم و تربیت و انتقال تجربیات ارزشمند در کنار برقراری رابطه صمیمی و دوستانه با دانشجویان و ایجاد فضائی دلنشین برای کسب علم و دانش و درک شرایط دانشجویان حقیقتاً قابل ستایش است. اینجانب بر خود وظیفه میدانم در کسوت شاگردی از زحمات و خدمات ارزشمند شما استاد گرانقدر تقدیر و تشکر نمایم.

از خداوند متعال برایتان سلامتی، موفقیت و همواره یاد دادن را مسئلت دارم.

چكىدە

سامانههای ثبت عصبی بیسیم به سرعت در حال توسعه هستند. این سامانهها برای شناخت عملکرد مغز، پیشبینی و درمان بیماریها، احیای حرکت دوباره اندامها استفاده میشوند.

یکی از بلوکهای مهم در این سامانهها، مبدل آنالوگ به دیجیتال است. بهینهسازی توان مصرفی و مساحت مبدل آنالوگ به دیجیتال هدف این رساله بوده است. مبدل آنالوگ به دیجیتال سیگما- دلتای نموی توان مصرفی خیلی پایین و سطح تراشه کمی دارد. در این رساله یک مبدل سیگما- دلتای نموی زمان پیوسته تطبیقی برای استفاده در سامانه ثبت عصبی پیشنهاد شده است. مبدل آنالوگ به دیجیتال پیشنهادی دارای دو مُد دقت- بالا و پایین است که متناسب با محتوای سیگنال عصبی به صورت تطبیقی انتخاب می شوند. مبدل پیشنهادی پتانسیل های فعالیت را در مُد دقت بالا با ۸ بیت دقت دیجیتال می کند و مُد دقت- پایین با ۳ بیت دقت برای نویز زمینه استفاده می شود. توان مصرفی مبدل سیگما- دلتای نموی زمان پیوسته متناسب با دقت مبدل است و چون در اغلب زمانها، سیگنال عصبی حاوى نويز زمينه است لذا توان مصرفي به مقدار قابل توجه كاهش مىيابد. تغيير دقت مبدل آنالوگ به دیجیتال باعث کاهش ۵۰ درصدی نرخ داده تولید شده می شود. برای انتخاب مُدهای کاری مبدل آنالوگ به دیجیتال، مدار آشکارساز پتانسیل فعالیت خودکار پیشنهاد شده است. آشکارساز خودکار با تنظیم یک ولتاژ آستانه متناسب با مقدار RMS سیگنال عصبی، یتانسیل های فعالیت را شناسایی می-کند. مدولاتور سیگما- دلتا در مبدل آنالوگ به دیجیتال و آشکارساز پتانسیل فعالیت به صورت اشتراکی استفاده می شود. در این رساله یک روش طراحی بهینه برای طراحی مبدل های سیگما- دلتای زمان-پیوسته نموی پیشنهاد شده که با انتخاب مناسب فرکانس نمونه برداری، چرخه کار پالس ریست و نسبت نویز حرارتی به نویز کوانتیزاسیون توان مصرفی مبدل مینیمم میشود. یک مبدل نمونه بر اساس این روش طراحی بهینه طراحی شده است.

نتایج شبیهسازی سیستمی در MATLAB و همچنین شبیهسازی مداری با استفاده از نرمفزار Cadence در تکنولوژی TSMC CMOS 90nm برای مبدل آنالوگ به دیجیتال و آشکار ساز پتانسیل فعالیت و در تکنولوژی TSMC CMOS 180nm برای مبدل طراحی شده با روش طراحی بهینه ارائه شده است. لیآوت مبدل تطبیقی، آشکار ساز پتانسیل فعالیت و مبدل سیگما- دلتای بهینه رسم شده و نتایج شبیهسازی بعد از لیآوت عملکرد آنها را نشان میدهد. توان مصرفی مبدل طبیقی μW 189 و مبدل طراحی شده با روش طراحی بهینه W 2.96 است. مساحت آشکارساز، مبدل تطبیقی و مبدل بهینه بترتیب حدود۰۱۰۴، ۱۲۵/۰ و ۲۶/۰ میلیمتر مربع است.

واژەھاي كليدى:

مدولاتور سیگما- دلتای نموی زمان- پیوسته، ثبت سیگنال عصبی، پتانسیل فعالیت، نویز زمینه، آشکارساز پتانسیل فعالیت.

فهرست مطالب

۱	فصل ۱: مقدمه
۱.	۱–۱– انگیزه
٣.	۲-۲- دستاور دهای رساله
۴.	۱-۳- ساختار رساله
9	فصل ۲: سامانه های ثبت عصبی بی سیم
۶.	۲-۱- مفدمه
^.	۱-۱- پتانسیل فعالیت
٦.	۱ - ۱ - دوره بی پاسخی
٦.	۱–۱– انواع سیکتال های معز
٦.	
,,,	۱−۱−۱- الكترومايو كرام
,,,	 ١-١- ١- الكتروانسفالو كرام ٢- ١٠ - ١٠ - ١٠ - ١٠ - ١٠ - ١٠ - ١٠ - ١٠
1.	۲−۲- سامانه های ثبت عصبی قابل کاشت
	۲-۴- اشکار سار پتانسیل فعالیت
11	۲–۵– روش های اسکارسازی پتانسیل فعالیت
11	۲–۵–۱ روش های مبتنی بر ویژگی
11	۲–۵–۲– روش های اشکارسازی پتانسیل فعالیت مبتنی بر استانه
15	۲-۴- مروری بر سامانه های تبت عصبی ارائه شده
19	۲-۶-۴ سامانه تبت عصبی قابل کاشت با ۶۴ کانال
11	۲–۶–۲– سامانه ثبت عصبی قابل کاشت با ۱۰۰ کانال
١٨	۲–۶–۳– سامانه ثبت عصبی قابل کاشت با ۶۴ کانال
19	۲–۶–۴–سامانه ثبت عصبی قابل کاشت با ۱۰۰ کانال
19	۲–۶–۵– سامانه ثبت عصبی قابل کاشت با ۱۶ کانال
۲.	۲–۶–۶– سامانه ثبت عصبی مستقیم ۹۶ کاناله
۲۱	۲-۷- مقایسه سامانه های ثبت عصبی قابل کاشت ارائه شده
۲١	۲-۸- جمع بندی
۲۱	فصل ۳: مبدل های آنالوگ به دیجیتال برای سامانههای ثبت عصبی
۲۲	۳-۱- معیارهای عملکردی مبدل آنالوگ به دیجیتال
24	۲-۳- بیش نمونه بر داری
24	۳-۳- انواع مبدل های آنالو گ به دیجیتال
٢۵	۴-۳- مبدل آنالو گ به دیجیتال SAR
29	۲-۴-۳ الگوريتم مبدل SAR
۲۷	۳-۵- مبدل آنالو گ بٰه دیجیتال سیگما- دلتای نموی
29	۳-۵-۲- دقت مبدل سیگما- دلتای نموی
٣٢	۳-۵-۳ مدولاتورهای سیگما- دلتای نموی زمان گسسته و زمان پیوسته
٣۴	۳–۵–۴– فیلتر Decimation
٣۵	۳-۵-۵- تاخیر اضافی حلقه در مبدلهای سیگما- دلتای نموی زمان پیوسته

36	۳-۵-۶- جیتر کلاک در مدولاتورهای سیگما- دلتای نموی
٣٧	۳-۵-۷- نویز مداری در مدولاتورهای نموی زمان پیوسته
۳٩	۳-۶- مروری بر چند نمونه از مبدل.های سیگما- دلتای نموی
۳٩	۳-۶-۱- مبدل نموی زمان پیوسته برای کاربردهای پزشکی
۴.	۳-۶-۲- مبدل نموی زمان پیوسته برای سامانه های ثبت عصبی
41	۳-۶-۳– مبدل سیگما- دلتای نموی دو طبقه توان پایین
41	۳-۶-۴-مبدل دلتا-نمونهبردار تطبیقی برای سامانههای ثبت عصبی
43	۳-۶-۴- مبدل SAR غیر خطی برای سامانههای ثبت عصبی
44	۳-۶-۶- مقایسه مبدل های سیگما- دلتای نموی و مبدل SAR
44	٣-٧- جمع بندی
~ •	
TQ N	فصل ۲: اشکار ساز خود کار پتانسیل فعالیت پیشنهادی
70 50	۲–۱– اشکار سار خود کار پتانسیل فعالیت پیشنهادی
тv ка	۲–۲– تفویت دننده بهره متعیر به عنوان تفسیم دننده
19	۲-۳- مدولاتور رمان پیوسته سیکما-دلتا با WIDAC به عنوان صرب کننده
۵r	۲−۱−۱-طراحی نفویت کننده
۵۸ ۵.	٣- ١- ١- مدار مقايسة كر
7 ·	۲-۲- فیلتر میامکین کیر. عربی د. : ایر با گانی C
7 · 6 \	
71	۲-۲-۱-۱- فیلتر پایین کدر با صرب کننده حاربی مبتنی بر نافل جریان
70	۳–۳–۱–۱۹ مویز در نافل جریان
77	۳–۵۰– انالیز ساختار اسکار سار پتایسیل فعالیت پیشنهادی
~ ~ ~	۱-۵-۱ - انالیر رمانی استخار سار خود کار پنانسیل فعالیت پیستهادی
~ V Ç4	۲-۲۰-۱۰ تحکیل دفت سطح اسانه در اسکار سار پانسیل فعالیت پیستهادی
~ ` ça	۱–۲- فرسیم تی اوت و تایج سبیه سازی. ۴ ۴ ۱ ۵ آمد: آثر کار از به نداد م
~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~	
vr	۲۰۰۴ مربیط منبید مناری. ۲-۹-۴ تابی شده از م
VA	۲ ۲ ۲ ۵ سیج سید سری. ۲-۶-۴ مقارسه عداک د
.,,	
79	فصل ۵: مبدل آنالوگ به دیجیتال سیگما-دلتای نموی زمان پیوسته تطبیقی
۷۹	۵-۱- مقدمه
٨٠	۵-۲- ویژگی های سیگنال عصبی
۸۱	-3-5 مقیاسبندی توان و دقت در مبدل سیگما- دلتای نموی
۸۳	4–۴– ساختار مبدل پیشنهادی
۸۵	۵-۵- طراحی سیستمی مبدل پیشنهادی
٨۶	۵–۵–۱– مدولاتور سیگما– دلتای زمان پیوسته
۸۹	۵–۵–۲–۵ فیلتر Decimation
٩٠	0-۵-۳- تاثیر ELD و جیتر کلاک بر مبدل سیگما- دلتای نموی زمان- پیوسته
۹١	۵_۶- آشکار خودکار پتانسیل فعالیت
94	۵-۷- پیادهسازی مداری مبدل پیشنهادی
٩۵	۵-۷-۲- تقویت کنندهای فیلتر حلقه

1	۵-۷-۳- طراحی مقایسه گر
1 • 1	۵–۷–۴ مدار تقویت کننده با بهره متغیر
1 • 1	۵-۷-۵ فیلتر میانگین گیر
۱۰۳	۵–۷–۶ فلتر Decimation
۱.۴	م ۵-۸- ترسیم لرآوت و نتایج شبیه سازی
1.F	-۸-۱- له آوت مبدل بیشنهادی
1·Y	۵-۹- نتاب <del>ه</del> شیده سازی بعد از لرآوت. ۵-۹- نتاب <del>ه</del> شیده سازی بعد از لرآوت.
117	۲۰۰۷ مایی میں سری بعد او می وع ۵-۱۱- مقاربیه عما کر د

### فصل 6:

114	طراحی بهینه مبدل سیگما- دلتای نموی زمان- پیوسته
116	۶–۱– طراحی مبدل سیگما- دلتای نموی زمان پیوسته بر اساس بهینه سازی توان مصرفی
119	۴-۱-۴- نویز کوانتیزاسیون مبدل نموی
119	۶–۱–۳ نویز مدار مبدل نموی زمان- پیوسته
۱۱۸	۶-۱-۴ توان مصرفی مبدل سیگما-دلتای زمان پیوسته
171	۶–۱–۵– طراحی بهینه مبدل سیگما– دلتای نموی زمان پیوسته
170	۶-۲- طراحی سیستمی مبدل آنالوگ به دیجیتال نموی زمان- پیوسته براساس طراحی بهینه
١٢٧	۶-۳- پیادەسازى مدارى مېدل پیشنھادى
١٢٨	۶-۳-۲ تقويتكنندهاي فيلتر حلقه
۱۳۱	۶–۳–۳ مقایسه گر – جمع کننده با سه ورودی تفاضلی
۱۳۲	۶–۴ <i>–</i> ترسیم لی آوت و نتایج شبیهسازی
۱۳۲	۶–۴–۱ لی آوت مبدل پیشنهادی
184	9–4– نتایج شبیهسازی بعد از لی آوت
١٣٨	فصل ۷: نتیجه گیری و پیشنهادات
١٣٨	۷ ۱–۲ جمع بندی و نتیجه گیری
189	 ۲–۲– پیشنهادها و کارهای آتی

مراجع

141

114

فهرست شكلها

۷	شكل (۲-۱): سلول عصبي
۸	شکل (۲–۲): نسبت یونها در حالتهای پتانسیل استراحت و عمل
۹	شکل (۲–۳): زمان تحرک پذیری مطلق و زمان تحریک ناپذیری نسبی
۱۱.	شکل (۲–۴): نمای کلی یک میکرو سیستم ثبت عصبی
١٢	شکل (۲–۵): سیگنال عصبی
۱۳.	شکل (۲–۶): بانک های فیلتر تبدیل موجک
۱۵.	شکل (۲–۷): روش های آشکارساز پتانسیل فعالیت مبتنی بر آستانه
١٧.	شکل (۲–۸): بلوک دیاگرام میکروسامانه پتانسیل فعالیت طراحی شده در دانشگاه میشیگان
١٧.	شکل (۲–۹): بلوک دیاگرام میکروسیستم پتانسیل فعالیت طراحی شده در دانشگاه یو تا
۱۸.	شکل (۲-۱۰): بلوک دیاگرام میکروسیستم طراحی شده
۱۸.	شکل( ۲-۱۱): بخش های مختلف یک بانک ثبت عصبی در سامانه طراحی شده
۱۹.	شکل (۲–۱۲): بلوک دیاگرام میکروسیستم طراحی شده
۲۰.	شکل( ۲-۱۳:) بخش های مختلف سامانه ارائه شده
۲۰.	شکل (۲–۱۴): سرنخست۶۴ کاناله ثبت سیگنال عصبی
۲۵.	شکل (۳–۱): ساختار یک مبدل آنالوگ به دیجیتال SAR
۲۶.	شکل( ۳-۲): مبدل آنالوگ به دیجیتالSAR
۲۸.	شکل (۳–۳): بلوک دیاگرام یک مبدل سیگما- دلتای نموی
۲۸.	شکل( ۳-۴): سیگنال های ریست، ورودی و خروجی یک مبدل نموی
۲٩	شکل (۳–۵): مبدل سیگما- دلتای نموی مولتی پلکس شده بین n کانال سیگنال
٣٠	شکل (۳–۶): مبدل سیگما- دلتای نموی مرتبه اول
۳۱.	شکل (۳–۷): مبدل سیگما– دلتای نموی مرتبه دوم
۳۶.	شکل (۳–۸): شکل موج مستطیلی برای DAC
۳۷.	شکل (۳–۹): تاثیر نویز جیتر کلاک در دنباله پالس های NRZ-DAC DAC
۳۸.	شکل ( ۳-۱۰): انتگرال گیر opamp-RC تمام تفاضلی با منابع نویز اضافه شده ناشی از مقاومتها و تقویت کننده
۴۰.	شکل (۳–۱۱): مبدل نموی زمان پیوسته
۴۰.	شکل (۳–۱۲): مبدل مبدل نموی زمان پیوسته برای سیستم های ثبت عصبی
۴١.	شکل( ۳-۱۳): مبدل نموی
47	شکل (۳–۱۴): مرحله ۱ و ۲ مبدل نموی دو طبقه
41.	شكل (۳–١٥): مبدل دلتا-نمونهبردار تطبيقي
۴۳.	شکل (۳–۱۶): مبدل SAR غیر خطی برای سامانههای ثبت عصبی
۴۳.	شکل( ۳-۱۷): تابع کوانتیزاسیون نمایی
49	شکل (۴–۱): بلوک دیاگرام آشکار ساز خودکار پتانسیل فعالیت پیشنهادی
۴۸.	شکل (۴–۲): مدار تقویت کننده بهره متغیر
۴۸.	شكل (۴-۳): شماتيك مدار CMFB
۴٩	شكل( ۴-۴): تغييرات بهره تقسيم كننده نسبت به تغييرات ولتاژ V _X
۵۰	شکل( ۴-6:) پیادەسازى مربع سیگنال ورودى با ضرب کنندە
۵۰	شكل (۴-۶): سلول ضرب كُننده گيلبرت
۵۱	شکل (۴–۷): میکسر پسیو.

۵۱.	شکل( ۴-۸): ضرب کننده آنالوگ با استفاده از مدولاتور سیگما- دلتا
۵۲.	شكل (۴–۹): مدولاتور زمان پيوسته سيگما- دلتا
۵۳.	شکل( ۴-۱۰);پیادهسازی مداری ضربکننده تشکیل شده از مدولاتور سیگما- دلتای زمان پیوسته و MDAC
۵۵.	شكل (۴–۱۱): شماتيك تقويت كننده دو طبقه تمام تفاضلي با جبراساز ميلر
۵۵.	شکل (۴-۱۲): شماتیک مدار CMFB
۵۶.	شکل( ۴-۱۳:) مدار مولد بایاس برای تقویت کننده و مدار CMFB
۵۷.	شکل (۴–۱۴): پاسخ فرکانسی تقویت کننده اول در تکنولوژی TT و دمای ۲۷ درجه سانتیگراد
۵۷.	شکل( ۴-۱۵:) پاسخ فرکانسی تقویت کننده اول در تکنولوژی FF و دمای ۴۰- درجه سانتیگراد
۵۸.	شکل (۴–۱۶): پاسخ فرکانسی تقویت کننده اول در تکنولوژی SS و دمای ۸۵+ درجه سانتیگراد
۵۹.	شکل (۴–۱۷): مدار مقایسهگر و SR-latch
۶۰.	شکل (۴–۱۸): تست overdrive مقایسه گر
۶۱.	شکل (۴–۱۹): فیلتر پایین گذر Gm-C
۶۲.	شکل (۴-۲۰): فیلتر میانگین گیر با تکنیک CCII
۶۳.	شکل( ۲۱-۴): مدار داخلی CCII
۶۴.	شکل (۴–۲۲): پاسخ فرکانسی فیلتر میانگینگیر
۶۴.	شکل (۴–۲۳): مدار تقویت کننده تفاضلی با ولتاژ DC مختلف DC level shifter
۶۵.	شکل (۴–۲۴): مدل نویز ناقل جریان
۶۵.	شکل( ۴-۲۵): منابع نویز مداری OTA نشان داده شده با H ₁
۶٩.	شکل (۴–۲۶): تغییرات SQNR سطح آستانه نسبت به تغییرات فرکانس نمونه برداری و پهنای باند فیلتر میانگین گیر
۷۰.	شکل (۴–۲۷): شمای طرح بستر آشکارساز طراحی شده
۷۱.	شکل (۴–۲۸): طرح کلی لی آوت رسم شده برای آشکارساز پتانسیل فعالیت پیشنهادی
۷۲.	شکل (۴–۲۹): شمای مدار شبیه سازی آشکارساز پتانسیل فعالیت.
۷۳.	شکل( ۴-۳۰:) چگالی طیفی توان
ν۳.	شکل( ۴-۳۱:) ولتاژ نویز ارجاع داده شده به ورودی آشکار ساز پتانسیل فعالیت
٧۴.	شکل (۴–۳۲): ولتاژ آستانه آشکارساز پتانسیل فعالیت در سه گوشه تکنولوژی، دماهای مختلف
۷۵.	شکل (۴–۳۳): نمودار هیستوگرام ولتاژ آستانه آشکارساز پیشنهادی به ازاءِ تغییرات پروسس و عدم تطبیق سوئیچها
٧۶.	شکل( ۴-۳۴:) شبیهسازی عملکرد آشکار ساز خودکار پیشنهادی با پتانسیلهای فعالیت با دامنه بزرگن
٧۶.	شکل (۴–۳۵): شبیهسازی عملکرد آشکار ساز خودکار پیشنهادی با پتانسیلهای فعالیت با دامنه کوچک
٧V.	شکل (۴–۳۶): شبیهسازی عملکرد آشکار ساز خودکار پیشنهادی با وجود تغییرات بزرگ ولتاژ پایه سیکُنال عصبی
٨٠.	شکل (۵–۱): یک سیکنال عصبی
۸۱.	شکل (۵-۲): بلوک دیاگرام مبدل سیکما- دلتای نموی
٨٣.	شکل( ۵-۳): ساختار مبدل سیکما- دلتای نموی زمان پیوسته تطبیقی
٨۶.	شکل (۵-۴): مبدل سیکما- دلتای نموی زمان- پیوسته
٨٩.	شکل (۵–۵): پاسخ فرکانسی دامنه STF مبدل سیکما– دلتای نموی زمان– پیوسته
۹١.	شکل (۵–۴): نتیجه شبیهسازی تغییرات SNDR به جیتر کلاک
97.	شکل (۵–۷): شکل موج یک سیکنال عصبی واقعی با دو ولتاژ آستانه
۹۳.	شکل (۵–۸): ساختار آشکارساز پتانسیل فعالیت
94.	شکل (۵–۹): پیادەسازی مداری مبدل سیکما– دلتای نموی زمان پیوسته تطبیقی
٩٧.	شکل (۵-۱۰): پاسخ فرکانسی تقویت کننده اول در کوشه معمولی و دمای ۲۷ درجه سانتیکراد بر
٩٨.	شکل (۵–۱۱): پاسخ فرکانسی تقویت کننده اول در گوشه تند و دمای ۴۰– درجه سانتیکراد
٩٨.	شکل (۵–۱۲): پاسخ فرکانسی تقویت کننده اول در گوشه کند و دمای ۸۵ درجه سانتیگراد

۹۹	شکل (۵–۱۳): پاسخ فرکانسی تقویت کننده دوم در گوشه معمولی و دمای ۲۷ درجه سانتیگراد
۹۹	شکل (۵–۱۴): پاسخ فرکانسی تقویت کننده دوم در گوشه تند و دمای ۴۰- درجه سانتیگراد
۱۰۰	شکل (۵–۱۵): پاسخ فرکانسی تقویت کننده دوم در گوشه کند و دمای ۸۵ درجه سانتیگراد
۱۰۱	شکل (۵–۱۶): مدار D-FF به کار رفته در مقایسه گر
۱۰۲	شکل( ۵-۱۷): فیلتر میانگین گیر مبتنی بر CCII و مدار داخلی CCII
۱۰۵	شکل (۵–۱۸): شمای طرح بستر مبدل آنالوگ به دیجیتال طراحی شده
۱۰۶	شکل (۵–۱۹): طرح کلی لی آوت رسم شده برای مبدل پیشنهادی
۱۰۶	شکل (۵-۲۰): طرح کلی لی آوت رسم شده برای فیلتر Decimation
۱۰۷	شکل (۵-۲۱): شمای مدار تست برای مبدل آنالوگ به دیجیتال
۱۰۸	شکل (۵-۲۲): تغییرات SNDR نسبت به تغییرات سطح سیگنال ورودی در گوشههای تکنولوژی و دماهای مختلف
۱۰۸	شکل (۵–۲۳): چگالی طیفی توان (PSD) مبدل سیگما- دلتای نموی زمان پیوسته
۱۰۹	شکل(۵-۲۴): شبیهسازی حالت گذرای مبدل آنالوگ به دیجیتال پیشنهادی با ورودی سینوسی
۱۱۰	شکل (۵–۲۵): خطا DNL و INL مبدل آنالو گ به دیجیتال پیشنهادی
111	شکل (۵–۲۶): شبیهسازی حالت گذرای مبدل آنالوگ به دیجیتال پیشنهادی با ورودی سیگنال عصبی
110	شکل (۴–۱): بلوک دیاگرام مبدل سیگما– دلتای نموی
۱۲۲	شکل (۶–۲): فلوچارت طراحی بهینه مبدل سیگما- دلتای نموی
۱۲۳	شکل (۶–۳): توان مصرفی میانگین مبدل نموی مرتبه اول $(\mathrm{L}=1)$ به ازای $lpha$ های مختلف
۱۲۳	شکل (β-۴): توان مصرفی میانگین مبدل نموی مرتبه دوم (L = 2) به ازای αهای مختلف
176	شکل (β-۵): توان مصرفی میانگین مبدل نموی مرتبه سوم (L = 3) به ازای αهای مختلف
176	شکل (۶-۶): توان مصرفی میانگین مبدل نموی مرتبه چهارم (L = 4) به ازای αهای مختلف
179	شکل (۶–۷): مبدل سیگما- دلتای نموی زمان- پیوسته مرتبه سوم
١٢٧	شکل (۶–۸): پیادەسازی مداری مبدل سیگما- دلتای نموی زمان- پیوسته بهینه
۱۲۹	شکل (۶–۹): شماتیک تقویتکننده دو طبقه تمام تفاضلی با جبرانساز میلر
۱۳۰	شکل (۶–۱۰): پاسخ فرکانسی تقویت کننده اول در تکنولوژی TT و دمای ۲۷ درجه سانتیگراد
۱۳۰	شکل (۶–۱۳): پاسخ فرکانسی تقویت کننده انتگرالگیر دوم و سوم در تکنولوژی TT و دمای ۲۷ درجه سانتیگراد
۱۳۱	شکل (۶–۱۶): مدار مقایسه گر– جمع کننده با سه ورودی تفاضلی
۱۳۳	شکل (۶–۱۷): شمای طرح بستر مبدل آنالوگ به دیجیتال طراحی شده
۱۳۴	شکل (۶–۱۸): طرح کلی لی آوت مبدل پیادهسازی شده
۱۳۵	شکل (۶–۱۹): چگالی طیفی توان (PSD) مبدل سیگما- دلتای نموی در گوشه معمولی و دمای ۲۷ درجه سانتیگراد
۱۳۵	شکل (۶–۲۰): چگالی طیفی توان (PSD) مبدل سیگما- دلتای نموی در گوشه سریع و دمای ۴۰- درجه سانتیگراد
۱۳۵	شکل (۶–۲۱): چگالی طیفی توان (PSD) مبدل سیگما- دلتای نموی در گوشه کند و دمای ۸۵ درجه سانتیگراد
189	شکل (۶–۲۲): تغییرات SNDR نسبت به تغییرات سطح سیگنال ورودی در گوشهمعمولی و دمای ۲۷ درجه سانتیگراد

## فهرست جدولها

۲۱	جدول (۲–۱): مقایسه سامانه های ثبت سیگنال عصبی ارائه شده
ff	جدول (۳–۱): مبدل های سیگما- دلتای نموی و SAR ارائه شده
۴٩	جدول (۴-۱): جدول مشخصات عناصر VGA
۴٩	جدول (۴-۴): جدول مشخصات عناصرمدار CMFB تقسيم کننده
۵۶	جدول (۴-۴): جدول مشخصات عناصر تقویت کننده انتگرال گیر
۵۶	جدول (۴-۴): جدول مشخصات عناصرمدار CMFB انتگرال گیر
۵۷	جدول (۴-۵): جدول مشخصات مولد باياس
۵۸	جدول (۴-۴): خلاصه نتایج شبیهسازی تقویت کننده
۵۹	جدول (۴-۷): جدول مشخصات مقايسه گر
۶۳	جدول (۴-۸): جدول مشخصات فیلتر میانگین گیر
۶۴	جدول (۴-۹) جدول مشخصات  تقویت کننده تفاضلی
٧٠	جدول (۴–۱۰): توصيف پين هاي آشكارساز خودكار
٧٨	جدول (۴–۱۱): توان مصرفي و سطح اشغالي بخش هاي مختلف آشكار ساز
٧٨	جدول(۴-۱۲): جدول مقایسه آشکارساز خودکار پتانسیل فعالیت با نتایج ساخت و شبیهسازی گزارش شده
۸۵	جدول (۵–۱): توان،های مختلف مبدل سیگما- دلتای نموی زمان پیوسته با تغییر مرتبه مبدل
٨٩	جدول (۵-۲): ضرایب و مشخصات مدولاتور سیگما- دلتای نموی زمان- پیوسته
۹۵	جدول (۵–۳): مقادير المانهاي فيلتر حلقه
٩۶	جدول (۵-۴): جدول مشخصات عناصر تقويت کننده انتگرالگير اول
٩۶	جدول (۵-۵): جدول مشخصات عناصرمدار CMFB انتگرالگیر اول
٩۶	جدول (۵-۶): جدول مشخصات عناصر تقویت کننده انتگرالگیر دوم
٩٧	جدول (۵-۷): جدول مشخصات عناصرمدار CMFB انتگرالگیر دوٰم
٩٧	جدول (۵-۸): جدول مشخصات مولد باياس
۱۰۰	جدول (۵-۹): خلاصه نتایج شبیهسازی تقویت کننده اول و دوم
۱۰۱	جدول (۵-۱۰): جدول مشخصات DFF
۱۰۲	جدول (۵–۱۱): جدول مشخصات CCII
۱۰۳	جدول (۵–۱۲): کد VHDL فیلتر Decimation
۱۰۴	جدول (۵–۱۳): گزارش توان مصرفی در سنتز فیلتر Decimation در تکنولوژی 180nm
۱۰۵	جدول (۵–۱۴): توصيف پين هاي مبدل آنالو گ به ديجيتال پيشنهادي
۱۱۲	جدول (۵-۱۵): توان و مساحت مبدل بخش های مختلف مبدل آنالو گ به دیجیتال پیشنهادی
۱۱۳	جدول (۵-۱۶): جدول مقایسه عملکرد مبدل پیادهسازی شده با نتایج ساخت و شبیهسازی گزارش شده
۱۱۸	جدول (۶–۱): مقدار فاکتور K _w با تغییرات OSR و مرتبه مبدل L
١٢١	جدول (۶–۲): مقایسه توان تخمین شده با توان مبدلهای سیگما– دلتای زمان پیوسته گزارش شده
۱۲۵	جدول (۶–۳): پارمترهای طراحی مبدل نموی بهینه.
179	جدول (۶–۴): ضرایب و مشخصات مدولاتور سیگما- دلتای نموی زمان- پیوسته
۱۲۸	جدول (۶–۵): مقادير المانهاي فيلتر حلقه
۱۲۹	جدول (۶–۶): جدول مشخصات عناصر تقويت کننده انتگرالگير اول
۱۲۹	جدول (۶–۷): جدول مشخصات عناصر مدار CMFB انتگر الگیر اول
۱۲۹	جدول (۶-۸): جدول مشخصات عناصر تقویت کننده انتگرالگیر دوم و سوم

۱۳۰	جدول (۴-۹): جدول مشخصات عناصر مدار CMFB انتگر ال گیر دوم
181	جدها، (۶-۱۰): خلاصه نتابه شبه سازی تقویت کننده اول و دو و
۱۳۲	جدول (۶–۱۱) جدمار مشخص التي مقارسه کر = جدم کننده
/~~	جدول (۲ ۲۰۱۰) جنول مستحصات معايسة كر مجمع معتقد مناده
11.1	جدول (۲-۱۱). توضيف پينهاي مبدل آثانو ک به دينجيال پيستهادي
189	جدول (۲–۱۳) جدول مشخصات مبدل سیکما- دلتای زمان- پیوسته بهینه

فهرست اختصارات

$\Sigma\Delta$	sigma-delta
AAF	anti-aliasing filter
ADC	analog-to-digital converter
BCI	brain-computer interface
CIFB	cascade of integrators in feedback configuration
CIFF	cascade of integrators in feed-forward configuration
CMFB	common-mode feedback
CMOS	complementary metal-oxide-semiconductor
CT	continuous-time
DAC	digital-to-analog converter
dBFS	decibels relative to the full-scale input signal
DF	digital filter
DR	dynamic range
DSP	digital signal processor
DT	discrete-time
dBFS	dB relative to full-scale input
DNL	differential non-linearity
DR	dynamic range
DT	discrete-time
ECoG	electrocorticography
EEG	electroencephalography
ENOB	effective number of bit
ELD	excess loop delay
S/H	sample-and-hold
FOM	figure-of-merit
GBW	gain-bandwidth product
ΙΣΔ	incremental $\Sigma\Delta$
IBN	in-band noise
INL	integral non-linearity
LF	loop filter
LSB	least significant bit
MSB	most significant bit
MUX	multiplexer
NTF	noise transfer function
NRZ	non-return-to-zero
Opamp	operational amplifier
OSR	oversampling ratio
OTA	operational transconductance amplifier
PSD	power spectral density
RMS	root mean square
RZ	return-to-zero
SAR	successive-approximation-register
SFDR	spurious free dynamic range
	(C

SNR	signal-to-noise ratio
SNDR	signal-to-noise and distortion ratio
SQNR	signal-to-quantization noise ratio
SR	slew rate
STF	signal transfer function

Action Potential	پتانسیل فعالیت
Analog-to-Digial Converter	مبدل آنالوگ به دیجیتال
Averaging Filter	فيلتر ميانگين گير
Background Noise	نويز زمينه
Common-Mode Feedback	فیدبک مُد مشترک
Continuous-time	زمان پيوسته
Current conveyors	ناقل جريان
Data Packet	بسته بندی داده
Discrete-time	زمان گسسته
Duty Cycle	چرخه کار
Excess Loop Delay	تاخير حلقه اضافى
Floor Plan	طرح بستر
Front-end	سر نخست
In-Band Noise	نویز درون باند
Incremental	نموی
Incremental Sigma- Delta ADC	مبدل سیگما- دلتای نموی
Kick Back Noise	نویز بازگشتی
Local Field Potential	پتانسیل میدان محلی
Local Field Potential	پتانسیل فعالیت محلی
Neural Firing Rate	نرخ فعاليت نورون
Neural Processing Unit	واحد پردازشگر عصبی
Noise shaping architecture	ساختار شکل دهی نویز
Noise Transfer Function	تابع تبديل نويز
Non-return-to-zero	غیر بازگشتی به صفر
Non-Stationary	غير ايستان
Opamp	تقويت كننده
Operational amplifier	۔ تقویت کنندہ عملیاتی
Oversampling ratio	نسبت بیش نمونهبرداری

Refractory Period Rest Signal Transfer Function Signal-to-Noise ratio Variable Gain Amplifier

دوره بی پاسخی ریست تابع تبدیل سیگنال نسبت سیگنال به نویز تقویت کننده با بهره متغیر



- [1] C. Franklin, C, *An account of the effects of electricity in paralytic cases.* Phil. Trans. Lond, 1956. l(7): p. 481–483.
- [3] G. Brindley, and W. Lewin, *The sensations produced by electrical stimulation of the visual cortex.* J. Physiol, 1968. 196: p. 479–493.
- [3] Wise, K.D. and J.B. Angell, A Low-Capacitance Multielectrode Probe for Use in Extracellular Neurophysiology. IEEE Transactions on Biomedical Engineering, 1975. BME-22(3): p. 212-219.
- [4] K. D. Wise, D. J. Anderson, J. F. Hetke, D. R. Kipke and K. Najafi, "Wireless implantable microsystems: high-density electronic interfaces to the nervous system," in *Proceedings of the IEEE*, pp. 76-97, 2004.
- [5] A. M. Sodagar, G. E. Perlin, K. Najafi and D. Wise, "An Implantable 64-Channel Wireless Microsystem for Single-Unit Neural Recording," *IEEE J. Solid-State Circuits*, vol. 44, no. 9, pp. 2591-2604, Sept. 2009.
- [6] R. R. Harrison, P. T. Watkins, R. J. Kier, R. O. Lovejoy, D. J. Black, B. Greger, and F. Solzbacher, "A low-power integrated circuit for a wireless 100-electrode neural recording system," *IEEE J. Solid-State Circuits*, vol. 42, no. 1, pp. 123–133, Jan. 2007.
- [7] H. Ando, K. Takizawa, T. Yoshida, K. Matsushita, M. Hirata and T. Suzuki, "Wireless Multichannel Neural Recording With a 128-Mbps UWB Transmitter for an Implantable Brain-Machine Interfaces," in *IEEE Transactions on Biomedical Circuits and Systems*, vol. 10, no. 6, pp. 1068-1078, Dec. 2016.
- [8] X. Zou, L. Leu, J.H and Cheong, "A 100-Channel 1-mW Implantable Neural Recording IC," *IEEE transactions on circuits and systems*, vol. 60, no. 10, October. 2013.
- [9] S. Barati, M. Yavari, "An Automatic Action Potential Detector for Neural Recording Implants," *Circuits Systems And Signal Processing*, Vol. 37, No. 10, PP. 1 - 19, October 2018.
- [10] S. Barati, M. Yavari, "An adaptive continuous-time incremental SD ADC for neural recording implants," *International Journal Of Circuit Theory And Applications*, Vol. 46, No. 11, PP. 1 - 17, November 2018.
- [11] E. R. Schwartz, J. H. L. Schwartz and T. M. Jessell, "*Principles of neural science (4th ed.)*" New York: McGraw-Hill, Health Professions Division, 2000.
- [12] R. F. Yazıcıo, C. V. Hoof and R. Puers, "Biopotential Readout Circuits for Portable Acquisition Systems," *Springer Science*, 2009.
- [13] R. M. Rangayyan, "Biomedical signal Analysis" Wiley. 2015.

- [14] K. Wise, A. M. Sodagar, Y. Yao, M. N. Gulari, G. Perlin and K. Najafi, "Microelectrodes Microelectronics, and Implantable Neural Microsystems," *Proceedings of the IEEE*, vol. 96, no. 7, pp 1184-1202, 2008.
- [15] T. Kalayci and O. Ozdamar, "Wavelet preprocessing for automated neural network detection of EEG spikes," in *IEEE Engineering in Medicine and Biology Magazine*, vol. 14, no. 2, pp. 160-166, April 1995.
- [16] R. C. Eberhart, R. W. Dobbins and W. R. S. Webber, "EEG waveform analysis using CaseNet," *Images of the Twenty-First Century. Proceedings of the Annual International Engineering in Medicine and Biology Society*, pp. 2046-2047, 1989.
- [17] R. Harrison, "A Low-Power Integrated Circuit for Adaptive Detection of Action Potentials in Noisy Signals," *Proc. 25th Ann. Int. Conf. IEEE EMBS*, pp. 3325–3328, 2003.
- [18] I. Obeid, P. D. Wolf, "Evaluation of spike-detection algorithms for a brain-machine interface application," *IEEE Trans. Biomed. Eng.*, Vol.51, No. 6, pp. 905 911, 2004.
- [19] S. Brenna, F. Padovan, A. Neviani, A. Bevilacqua, A. Bonfanti and A. L. Lacaita, "A 64-Channel 965-μW Neural Recording SoC With UWB Wireless Transmission in 130-nm CMOS," in *IEEE Transactions on Circuits and Systems II: Express Briefs*, vol. 63, no. 6, pp. 528-532, June 2016.
- [20] M. Mollazadeh, K. Murari, H. Schwerdt, W. Xing, N. Thakor and G.Cauwenberghs, "Wireless Multichannel Acquisition of Neuropotentials," *Proc. IEEE BioCAS*, pp. 49-52, 2008.
- [21] F. Maloberti, *Data converters*: Springer Science & Business Media, 2007.
- [22] G. Temes, Y. Wang, W. Yu and Markus.J, "Incremental Data Converters," *Proceedings* of the 19th International Symposium on Mathematical Theory of Networks and Systems, July. 2010.
- [23] V. Quiquempoix *et al*, "A low-power 22-bit incremental ADC," *IEEE Journal of Solid-State Circuits*, vol. 41, no. 7, pp. 1562-1571, July 2006.
- [24] J. Garcia, S. Rodriguez and A. Rusu, "A Low-Power CT Incremental 3rd Order ΣΔ ADC for Biosensor Applications," *IEEE Transactions on Circuits and Systems I: Regular Papers*, vol. 60, no. 1, pp. 25-36, Jan. 2013
- [25] S. Tao, J. Chi and A. Rusu, "Design Considerations for Pipelined Continuous-Time Incremental Sigma-Delta ADCs," 2015 IEEE International Symposium on Circuits and Systems (ISCAS), pp. 1014-1017, 2015.
- [26] T. C. Caldwell and D. A. Johns, "Incremental Data Converters at Low Oversampling Ratios," *IEEE Transactions on Circuits and Systems I: Regular Papers*, vol. 57, no. 7, pp. 1525-1537, Jul. 2010.
- [27] J. A. Cherry and W. M. Snelgrove, *Continuous-time delta-sigma modulators for high-speed A/D conversion: theory, practice and fundamental performance limits, Springer Science & Business Media, vol. 521, 2000.*

- [28] J. Steensgaard, Z. Zhang, W. Yu, A. Sárhegyi, and G. Temes, "Noise–Power Optimization of Incremental Data Converters," *IEEE Transactions on Circuits and Systems—I: Regular Papers*, vol. 55, no. 5, pp. 391-400, Jun. 2008.
- [29] D. A. Johns and K. Martin, Analog integrated circuit design, John Wiley & Sons, 1997.
- [30] F. Gerfers and M. Ortmanns, *Continuous-time sigma-delta A/D conversion: fundamentals, performance limits and robust implementations, Springer Science & Business Media, vol.* 21, 2006.
- [31] H. Pakniat and M. Yavari, "System level design and optimization of single-loop CT sigmadelta modulators for high resolution wideband applications," *Microelectronics Journal*, vol. 46, no. 11, pp. 1073-1081, Nov. 2015.
- [32] S. Tao, S. Rodriguez, and A. Rusu, "DAC waveform effects in CT incremental ΣΔ ADCs for biosensor applications," *IEEE International New Circuits and Systems Conference* (NEWCAS), pp. 1-4, Jun. 2013.
- [33] M. Mollazadeh, K. Murari, G. Cauwenberghs and N. N. Thakor, "Wireless Micropower nstrumentation for Multimodal Acquisition of Electrical and Chemical Neural Activity," IEEE Transactions on Biomedical Circuits and Systems, vol. 3, no. 6, December. 2009.
- [34] S. Tao and A. Rusu, "A Power-Efficient Continuous-Time Incremental Sigma-Delta ADC for Neural Recording Systems," *IEEE Transactions on Circuits and Systems I: Regular Papers*, vol. 62, no. 6, pp. 1489-1498, Jun. 2015.
- [35] CH. Chen, Y. Zhang, T. He, P. Chiang and G. Temes, "A Micro-Power Two-Step Incremental Analog-to-Digital Converter" *IEEE Journal of Solid-State Circuits*, vol. 50, no. 8, August. 2015.
- [36] Y. Yang, J. Zhou, X. Liu, J.-H. Cheong, and W.-L. Goh, "A 151-nW Adaptive Delta-Sampling ADC for Ultra-Low Power Sensing Applications," *IEEE Transactions on Circuits and Systems II: Express Briefs*, vol. 63, no. 7, pp. 638-642, Jul. 2016.
- [37] M. Judy, A. M. Sodagar, R. Lotfi, and M. Sawan, "Nonlinear Signal-Specific ADC for Efficient Neural Recording in Brain-Machine Interfaces," *IEEE Transactions on Biomedical Circuits and Systems*, vol. 8, no. 3, pp. 371-381, Jun. 2014.
- [38] A. Agah, K. Vleugels, P. B. Griffin, M. Ronaghi, J. D. Plummer, B. A. Wooley, "A High-Resolution Low-Power Incremental Sigma Delta ADC With Extended Range for Biosensor Arrays", *IEEE J. Solid-State circuits*, vol. 45, no. 6, pp. 1099-1110, June. 2010
- [39] C. Chen, Z. Tan, and M. A. P. Pertijs, "A 1 V 14b Self-Timed Zerocrossing-Based Incremental ADC," *IEEE ISSCC Dig. Tech. Papers*, pp. 274–275, 2013.
- [40] C. H. Kuo and C. E. Hsieh, "A high energy-efficiency SAR ADC Based on Partial Floating Capacitor Switching Technique," *Proc. IEEE ESSCIRC*, pp. 475– 478, 2011.
- [41] M.Yip and A. P. Chandrakasan, "A Resolution-Reconfigurable 5-to-10 b 0.4-to-1 V Power Scalable SAR ADC," *IEEE ISSCC Dig. Tech. Papers*, pp. 190–192, 2011.

- [42] S. K. Lee, S. J. Park, Y. Suh, H. J. Park, and J. Y. Sim, "A 21 fJ/conversion-step 100 kS/s 10-bit ADC with a Low-Noise Time-Domain Comparator for Low-Power Sensor interface," *IEEE J. Solid-State Circuits,vol.* 46, no. 3, pp. 651–659, Mar. 2011.
- [43] Q. Hoang, Q. Le, C.-Wan Kim and S.-Gug Lee, "A 95-dB linear low-power variable gain amplifier," in *IEEE Transactions on Circuits and Systems I: Regular Papers*, vol. 53, no. 8, pp. 1648-1657, Aug. 2006.
- [44] R. Schreier and G. C. Temes, *Understanding delta-sigma data converters*, Wiley/IEEE Press: Piscataway, 2005.
- [45] S. Tao and A. Rusu, "A comparative design study of continuous-time incremental sigmadelta ADC architectures," *International Journal of Circuit Theory and Applications*. vol 44, no. 12, pp. 2147-2163, Mar. 2016.
- [46] P. Amaral, J. Goes, N. Paulino, and A. Steiger-Garção, "An improved low-voltage low-power CMOS comparator to be used in high-speed pipeline ADCs," *IEEE Int. Symp. Circuits Syst*, pp. 141-144, 2002.
- [47] C. Sawigun and S. Thanapitak, "A 0.9-nW, 101-Hz, and 46.3-μVrms IRN low-pass filter for ECG acquisition using FVF biquads," *IEEE Transactions on Very Large Scale Integration (VLSI) Systems*, vol. 26, no. 11, pp. 2290-2298, Nov. 2018.
- [48] S. Thanapitak and C. Sawigun, "A Subthreshold Buffer-Based Biquadratic Cell and its Application to Biopotential Filter Design," *IEEE Transactions on Circuits and Systems I: Regular Papers*, vol. 65, no. 9, pp. 2774-2783, Sept. 2018.
- [49] G. Ferri, S. Pennisi, and S. Sperandii, "A low-voltage CMOS 1-Hz low-pass filter," *IEEE ICECS*, pp. 1341-1343, Sep. 1999.
- [50] S. Barati and A. M. Sodagar, "Discrete-time automatic spike detection circuit for neural recording implants," *Elect. Lett.*, vol. 47, no. 5, Mar. 2011.
- [51] B. Gosselin and M. Sawan, "An ultra low-power CMOS automatic action potential detector," *IEEE Trans. Neural Syst. Rehab. Eng.*, vol. 17, no. 4, pp. 346–353, Aug. 2009.
- [52] M. Jalalifar and B. Gyung-Su, "An ultra-low power spike detector for implantable biomedical systems," *IEEE Wireless and Microwave Technology Conference (WAMICON)*, pp. 1-4. Apr. 2013.
- [53] E. Koutsos, S. E. Paraskevopoulou, and T. G. Constandinou, "A 1.5 uW NEO-based spike detector with adaptive-threshold for calibration-free multichannel neural interfaces," *IEEE International Symposium on Circuits and Systems (ISCAS2013)*, pp. 1922-1925, May 2013.
- [54] A. Rodriguez-Perez, J. Ruiz-Amaya, M. Delgado-Restituto, and A. Rodriguez-Vazquez, "A Low-Power Programmable Neural Spike Detection Channel With Embedded Calibration and Data Compression," *IEEE Transactions on Biomedical Circuits and Systems*, vol. 6, no. 2, pp. 87-100, Apr. 2012.
- [55] T. Wu and Z. Yang, "A multichannel integrated circuit for neural spike detection based on EC-PC threshold estimation," *Annual International Conference of the IEEE Engineering in Medicine and Biology Society (EMBC)*, pp. 779-782, Jul. 2013.

- [56] E. Yao, Y. Chen, and A. Basu, "A 0.7 V, 40 nW Compact, Current-Mode Neural Spike Detector in 65 nm CMOS," *IEEE Transactions on Biomedical Circuits and Systems*, vol. 10, no. 2, pp. 309-318, Apr. 2016.
- [57] M. S. Chae, Z. Yang, M. R. Yuce, L. Hoang, and W. Liu, "A 128-Channel 6 mW Wireless Neural Recording IC With Spike Feature Extraction and UWB Transmitter," *IEEE Transactions on Neural Systems and Rehabilitation Engineering*, vol. 17, no. 4, pp. 312-321, Aug. 2009.
- [58] S. Shoham, D. H. O'Connor, and R. Segev, "How silent is the brain: is there a dark matter problem in neuroscience," *Journal of Comparative Physiology*, vol. 192, no. 8, pp. 777-784, Aug. 2006.
- [59] M. H. Maghami, A. M. Sodagar, and M. Sawan, "Versatile Stimulation Back-End With Programmable Exponential Current Pulse Shapes for a Retinal Visual Prosthesis," *IEEE Transactions on Neural Systems and Rehabilitation Engineering*, vol. 24, no. 11, pp. 1243-1253, Nov. 2016.
- [60] R. M. Rangayyan, *Biomedical Signal Analysis: A Case-Study Approach*, Hoboken, NJ: Wiley, 2002.
- [61] S. O'Driscoll, K. V. Shenoy, and T. H. Meng, "Adaptive Resolution ADC Array for an Implantable Neural Sensor," *IEEE Transactions on Biomedical Circuits and Systems*, vol. 5, no. 2, pp. 120-130, May 2011.
- [62] F. M. Yaul and A. P. Chandrakasan, "A 10 bit SAR ADC With Data-Dependent Energy Reduction Using LSB-First Successive Approximation," *IEEE J. Solid-State Circuits*, vol. 49, no. 12, pp. 2825-2834, Dec. 2014.
- [63] Y. Yang, J. Zhou, X. Liu, J.-H. Cheong, and W.-L. Goh, "A 151-nW Adaptive Delta-Sampling ADC for Ultra-Low Power Sensing Applications," *IEEE Transactions on Circuits and Systems II: Express Briefs*, vol. 63, no. 7, pp. 638-642, Jul. 2016.
- [64] Z. Hojati and M. Yavari, "An NTF-enhanced incremental ΣΔ modulator using a SAR quantizer," *Integration, the VLSI Journal*, vol. 55, no. 9, pp. 212-219, Sept. 2016.
- [65] M. H. Zarifi, J. Frounchi, M. A. Tinati, S. Farshchi, and J. W. Judy, "A low-power smallarea 10-bit analog-to-digital converter for neural recording applications," *International Journal of Circuit Theory and Applications*, vol. 39, no. 4, pp. 385-395, Apr. 2011.
- [66] F. Gerfers, Kian Min Soh, M. Ortmanns and Y. Manoli, "Figure of merit based design strategy for low-power continuous-time  $\Sigma\Delta$  modulators," *IEEE International Symposium on Circuits and Systems. Proceedings (Cat. No.02CH37353)*, Phoenix-Scottsdale, AZ, USA, pp. IV-IV, 2002.
- [67] V. Peluso, M. S. J. Steyaert and W. Sansen, "A 1.5-V-100  $\mu$ W  $\Sigma\Delta$  modulator with 12-b dynamic range using the switched-opamp technique," *IEEE Journal of Solid-State Circuits*, vol. 32, no. 7, pp. 943-952, July 1997.
- [68] R. Naiknaware and T. Fiez, "Power optimization of  $\Sigma\Delta$  analog-to-digital converters based on slewing and partial settling considerations," *in Proceedings of the IEEE International Symposium on Circuits and Systems*, pp. 360-364, 1998.

- [69] R. van Veldhoven, K. Philips and B. Minnis, "A 3.3 mW ΣΔ modulator for UMTS in 0.18 µm CMOS with 70 dB dynamic range in 2 MHz bandwidth," *IEEE International Solid-State Circuits Conference. Digest of Technical Papers*, pp. 222-461, 2002.
- [70] L. J. Breems, E. J. van de Zwan, E. C. Dijkmans and J. H. Huijsing, "A 1.8 mW CMOS ΣΔ modulator with integrated mixer for A/D conversion of IF signals," *IEEE International Solid-State Circuits Conference. Digest of Technical Papers*, pp. 52-53, 1999.
- [71] M. Tamaddon, M. Yavari, "A wideband time-based continuous-time sigma-delta modulator with 2nd order noise-coupling based on passive elements", *Int. J. Circuit Theory Appl*, June 2015.
- [72] Y. M. Chi and G. Cauwenberghs, "Micropower integrated bioamplifier and auto-ranging ADC for wireless and implantable medical instrumentation," *Proceedings of ESSCIRC*, Seville, pp. 334-337, 2010.
- [73] M. Mollazadeh, K. Murari, G. Cauwenberghs and N. Thakor, "Micropower CMOS Integrated Low-Noise Amplification, Filtering, and Digitization of Multimodal Neuropotentials," *IEEE Transactions on Biomedical Circuits and Systems*, vol. 3, no. 1, pp. 1-10, Feb. 2009.
- [74] J. Garcia, S. Rodriguez and A. Rusu, "A Low-Power CT Incremental 3rd Order ΣΔ ADC for Biosensor Applications," *IEEE Transactions on Circuits and Systems I: Regular Papers*, vol. 60, no. 1, pp. 25-36, Jan. 2013.
- [75] B. Shui, M. Keller, M. Kuhl and Y. Manoli, "A 70.8 dB 0.0045 mm²Low-power Continuous-Time Incremental Delta-Sigma Modulator for Multi-Site Neural Recording Interfaces," *IEEE International Symposium on Circuits and Systems (ISCAS)*, Florence, pp. 1-4, 2018.
- [76] T. Wang and T. Lee, "A 84.7-DR wide BW incremental ADC using CT structure," *VLSI Design, Automation and Test(VLSI-DAT)*, Hsinchu, pp. 1-4, 2015.
- [77] K. Singh and S. Pavan, "A 14 Bit Dual Channel Incremental Continuous-Time Delta Sigma Modulator for Multiplexed Data Acquisition," 29th International Conference on VLSI Design and 15th International Conference on Embedded Systems (VLSID), Kolkata, pp. 230-235, 2016.
- [78] Y. Liu, E. Bonizzoni, A. D'Amato and F. Maloberti, "A 105-dB SNDR, 10 kSps multilevel second-order incremental converter with smart-DEM consuming 280 μW and 3.3-V supply," *Proceedings of the ESSCIRC (ESSCIRC)*, pp. 371-374, 2013.

ليست مقالات مستخرج از پاياننامه

- S. Barati, M. Yavari, "An Automatic Action Potential Detector for Neural Recording Implants," *Circuits Systems And Signal Processing*, Vol. 37, No. 10, PP. 1 - 19, October 2018.
- [2] S. Barati, M. Yavari, "An adaptive continuous-time incremental SD ADC for neural recording implants," *International Journal Of Circuit Theory And Applications*, Vol. 46, No. 11, PP. 1 17, November 2018.

#### Abstract

The wireless neural recording systems are used to recognize the brain's function, treat diseases, and control prosthetics. Optimization of the power consumption and chip area are the main goals in the design of different parts systems.

One of the most important blocks in these systems is the analog-to-digital converter (ADC). The optimization of power consumption and chip area of ADC are the main aims of this research. Incremental sigma-delta (I $\Sigma\Delta$ ) ADC has a very low power consumption and area. Due to the reset of the I $\Sigma\Delta$  ADC, it can be easily multiplexed between multiple channels. In this thesis, a continuous-time (CT) I $\Sigma\Delta$  ADC with adaptive resolution has been proposed. The resolution of the ADC is changed according to the neural signal content. The ADC digitizes the action potential (AP) and background noise (B-noise) with 8-bit and 3-bit resolutions, respectively. The power consumption is proportional to the resolution and it is reduced significantly because the neural signal content is the B-noise at most of the time.

The proposed structure includes an automatic AP detector to detect APs from the B-Noise for selecting one of the two proportional resolutions. An AP detector circuit was proposed which utilize the  $\Sigma\Delta$  modulator of the ADC simultaneously. The proposed AP detector is based on comparing the neural input signal with an analog threshold level. The threshold level is based on the root mean square (RMS) of the input neural signal.

In this thesis, an optimal design method for CT I $\Sigma\Delta$  ADC was introduced, which minimizes the power consumption by selecting the appropriate sampling frequency, reset pulse duty cycle, and the ratio of the thermal noise to quantization noise. A CT I $\Sigma\Delta$  ADC is designed with the proposed optimized method.

The adaptive CT I $\Sigma\Delta$  ADC is implemented in 90 nm CMOS technology with 1 V power supply. The optimized CT I $\Sigma\Delta$  ADC is implemented in 180 nm CMOS technology with a 1.8 V power supply. The post-layout simulation results confirm the operation of them with 10 kHz bandwidth while they consume 1.89  $\mu$ W and 2.96  $\mu$ W the power, respectively.

**Keywords:** Incremental sigma-delta ADC, action potential detector, neural signal, background noise



## Amirkabir University of Technology (Tehran Polytechnic)

A proposal for Doctor of Philosophy dissertation in electrical engineering

# Analysis and Design of Adaptive Analog-to-Digital Converter for Implantable Neural Recording Systems

By: Saeid Barati

Supervisor: Dr. Mohammad Yavari

Winter 2019