



**Amirkabir University of Technology
(Tehran Polytechnic)**

Faculty of Electrical Engineering

**A dissertation submitted to the Graduate Studies Office in partial
Fulfilment of the requirements for the degree of
Maste of Science in
Electrical Engineering**

High Precision Digital Background Calibration of Pipelined ADCs

**By
Peyman Gholami**

**Supervisor
Dr.Mohammad Yavari**

Jan. 2017



دانشگاه صنعتی امیرکبیر

(پلی تکنیک تهران)

دانشکده مهندسی برق

پایان نامه کارشناسی ارشد

گرایش میکروالکترونیک

عنوان

کالیبراسیون پس زمینه دیجیتال در مبدل های آنالوگ به دیجیتال
با دقت بالا Pipeline

نگارش:

پیمان غلامی

استاد راهنما:

دکتر محمد یاوری

صفحه فرم ارزیابی و تصویب پایان نامه - فرم تأیید اعضاء کمیته دفاع

در این صفحه فرم دفاع یا تایید و تصویب پایان نامه موسوم به فرم کمیته دفاع - موجود در پرونده آموزشی - را قرار دهید.

نکته مهم:

نگارش پایان نامه/رساله باید به **زبان فارسی** و بر اساس آخرین نسخه دستورالعمل و راهنمای تدوین پایان نامه های دانشگاه صنعتی امیرکبیر باشد.(دستورالعمل و راهنمای حاضر)
* چاپ و صحافی پایان نامه/رساله بصورت دور و بلمانع است.

تعهدنامه اصالت اثر



اینجانب پیمان غلامی متعهد می‌شوم که مطالب مندرج در این پایان نامه حاصل کار پژوهشی اینجانب تحت نظارت و راهنمایی استادی دانشگاه صنعتی امیرکبیر بوده و به دستاوردهای دیگران که در این پژوهش از آن‌ها استفاده شده است مطابق مقررات و روال متعارف ارجاع و در فهرست منابع و مأخذ ذکر گردیده است. این پایان نامه قبلاً برای احراز هیچ مدرک هم‌سطح یا بالاتر ارائه نگردیده است.

در صورت اثبات تخلف در هر زمان، مدرک تحصیلی صادر شده توسط دانشگاه از درجه اعتبار ساقط بوده و دانشگاه حق پیگیری قانونی خواهد داشت.

کلیه نتایج و حقوق حاصل از این پایان نامه متعلق به دانشگاه صنعتی امیرکبیر می‌باشد. هرگونه استفاده از نتایج علمی و عملی، و اگذاری اطلاعات به دیگران یا چاپ و تکثیر، نسخه‌برداری، ترجمه و اقتباس از این پایان نامه بدون موافقت کتبی دانشگاه صنعتی امیرکبیر ممنوع است. نقل مطالب با ذکر مأخذ بلامانع است.

پیمان غلامی

امضا

چکیده

مبدل‌های آنالوگ به دیجیتال Pipeline در کاربردهای وسیعی با دقت متوسط (۸ تا ۱۴ بیت) و سرعت متوسط تا بالا (۵۰۰ MS/s تا ۱۰ MS/s) مورد استفاده قرار می‌گیرند. طراحی این مبدل‌ها در تکنولوژی‌های نانومتری امروزی بسیار دشوار شده است به‌گونه‌ای که رسیدن به دقت‌های بالای ۱۰ بیت بسیار سخت است. از این‌رو برای رسیدن به دقت‌های بالا از روش‌های تصحیح خطأ در این مبدل‌ها استفاده می‌گردد. روش‌های تصحیح خطأ، امروزه بیشتر در حوزه دیجیتال پیاده‌سازی می‌شوند و موجب افزایش کارایی مبدل می‌شوند؛ در حالی که در طراحی مبدل آنالوگ به دیجیتال از مدارهای آنالوگ با دقت پایین استفاده می‌شود.

در این پایان نامه یک روش تصحیح دیجیتال مبتنی بر هیستوگرام برای تصحیح خطأ DAC، بهره محدود تقویت‌کننده و غیرخطینگی تقویت‌کننده ارائه شده است. در این روش برای تصحیح خطأ از اطلاعات موجود در نقاط تصمیم‌گیری استفاده شده است. و برای افزایش اطلاعات، نقاط تصمیم‌گیری با استفاده از تکنیک «تغییر نقاط تصمیم‌گیری» افزایش یافته‌اند. از طرف دیگر، برای افزایش دقت تخمین محل نقاط تصمیم‌گیری برای طبقات پایین‌تر موجود در مبدل آنالوگ به دیجیتال Pipeline از روش «نگاشت مبتنی بر هیستوگرام» استفاده شده است.

روش تصحیح پیشنهادی در نرم‌افزار MATLAB به صورت سیستمی و در نرم‌افزارهای Cadence، HSPICE و APS به صورت مداری بر روی یک مبدل آنالوگ به دیجیتال Pipeline با دقت ۱۲ بیت و سرعت ۱۰۰ MS/s در تکنولوژی ۹۰ نانومتر CMOS مورد بررسی قرار گرفته است. با توجه به نتایج حاصل از شبیه‌سازی مداری، روش تصحیح پیشنهادی موجب بهبود چشمگیر عملکرد مبدل می‌شود؛ به‌گونه‌ای که SNDR و SFDR به ترتیب از مقادیر ۳۱.۴ dB و ۳۵ dB به ۶۴ dB و ۸۰ dB افزایش می‌یابد.

واژه‌های کلیدی:

مبدل آنالوگ به دیجیتال Pipeline، تصحیح پس‌زمینه مبدل‌های آنالوگ به دیجیتال، مدارهای سوئیچ شونده خازنی، خطای بهره تقویت‌کننده، غیرخطینگی تقویت‌کننده، عدم تطبیق خازن‌ها.

صفحه

فهرست مطالب

۱	- فصل اول مقدمه
۲	۱-۱- مقدمه
۵	۱-۲- اهداف پایان نامه
۵	۱-۳- ساختار پایان نامه
۷	۲- فصل دوم ساختارها و مشخصات مبدل‌های آنالوگ به دیجیتال
۸	۱-۲- مقدمه
۸	۲-۱- اصول مبدل آنالوگ به دیجیتال
۸	۲-۲- فیلتر پایین گذر
۹	۲-۳- مدار نمونهبردار
۱۱	۲-۴- کوانتايزر
۱۳	۳-۱- ساختارهای مبدل آنالوگ به دیجیتال
۱۳	۳-۲- مبدل آنالوگ به دیجیتال Flash
۱۳	۳-۳- مبدل آنالوگ به دیجیتال Two-Step
۱۵	۳-۴- مبدل آنالوگ به دیجیتال Pipeline
۱۷	۴-۱- شبکه نمونهبردار ورودی
۱۷	۴-۲- زیرمبدل آنالوگ به دیجیتال
۱۸	۴-۳- MDAC
۲۰	۴-۴- مشخصات مبدل آنالوگ به دیجیتال
۲۱	۱-۱- مشخصات ایستا
۲۱	۱-۲- دقت
۲۱	۱-۳- آفست و خطای برهه
۲۱	۱-۴- غیر خطینگی (INL و DNL)
۲۲	۱-۵- مشخصات پویا
۲۲	۱-۶- نسبت سیگنال به نویز (SNR)
۲۳	۱-۷- محدوده دینامیکی خالی از اغتشاش (SFDR)
۲۳	۱-۸- اعوجاج هارمونیکی کل (THD)
۲۳	۱-۹- نسبت سیگنال به نویز و اعوجاج (SNDR)
۲۴	۳- فصل سوم مروری بر منابع خطای در مبدل آنالوگ به دیجیتال Pipeline و روش‌های تصحیح
۲۵	۳-۱- مقدمه
۲۵	۳-۲- منابع خطای در مبدل آنالوگ به دیجیتال Pipeline
۲۵	۳-۳- آفست مقایسه‌گر
۲۶	۳-۴- خطای برهه تقویت‌کننده

۲۶ DAC-۳-۲-۳
۲۷ ۴-۲-۳
۲۷ غیر خطینگی تقویت کننده
۲۸ ۵-۲-۳
۲۸ نویز حرارتی
۲۸ ۶-۲-۳
۲۸ عدم تطبیق مسیر نمونه برداری
۲۸ Pipeline-۳-۳
۲۸ روش های تصحیح خطأ در مبدل
۲۹ ۱-۳-۳
۲۹ روش بیت اضافی
۲۹ ۲-۳-۳
۲۹ روش های اصلاح آنالوگ
۲۹ ۱-۲-۳-۳
۲۹ روش ضرب نسبت-مستقل
۲۹ ۲-۲-۳-۳
۲۹ متوسط گیری خطأ خازن ها
۳۰ ۳-۲-۳-۳
۳۰ روش تنظیم خازن ها
۳۱ ۴-۲-۳-۳
۳۱ سخت افزار اضافی
۳۱ ۳-۳-۳
۳۱ روش های اصلاح دیجیتال
۳۲ ۱-۳-۳-۳
۳۲ روش های مبتنی بر همبستگی
۳۴ ۲-۳-۳-۳
۳۵ ۳-۳-۳-۳
۳۵ روش های مبتنی بر تغییر آستانه مقایسه گر
۳۷ ۴-۳-۳-۳
۳۷ روش های مبتنی بر هیستوگرام
۴- فصل چهارم روش پیشنهادی تصحیح خطأ در مبدل های آنالوگ به دیجیتال Pipeline	۴
۴۰ ۱-۴
۴۱ ۲-۴
۴۱ ساختار MDAC مورد استفاده
۴۲ ۳-۴
۴۲ MDAC
۴۵ ۴-۴
۴۵ معرفی الگوریتم تصحیح پیشنهادی
۴۶ ۱-۴-۴
۴۶ توسعه ایده پیشنهادی
۵۱ ۲-۴-۴
۵۱ تغییر نقاط تصمیم گیری
۵۴ ۳-۴-۴
۵۴ الگوریتم نگاشت مبتنی بر هیستوگرام
۶۰ ۴-۵
۶۰ تصحیح با استفاده از هیستوگرام نقاط تصمیم گیری
۶۱ ۶-۴
۶۱ خلاصه
۵- فصل پنجم پیاده سازی روش تصحیح پیشنهادی بر روی یک مبدل Pipeline نمونه	۵
۶۴ ۱-۵
۶۴ مقدمه
۶۴ ۲-۵
۶۴ طراحی اجزای سازنده مبدل
۶۵ Pipeline-۳-۲-۵
۶۵ تعیین اندازه خازن های طبقات مبدل
۶۷ ۲-۲-۵
۶۷ نحوه حذف مدار نمونه بردار ورودی
۶۸ ۳-۲-۵
۶۸ طراحی تقویت کننده ها
۷۲ ۴-۲-۵
۷۲ طراحی مقایسه گرها
۷۳ ۵-۲-۵
۷۳ Bootstrapped کلیدهای

فهرست مطالب

۷۵Multiplexer و Decoder طراحی ۲-۶
۷۶ شبیه‌سازی سیستمی ۳-۵
۷۸ شبیه‌سازی مداری ۴-۵
۷۹ بررسی عملکرد المان‌های مداری ۱-۴-۵
۷۹ ۱-۱- بررسی رفتار تقویت کننده ۴-۵
۸۱ ۲-۱- بررسی رفتار مقایسه‌گر ۴-۵
۸۲ ۳-۱- بررسی رفتار سوئیچ Bootstrapped ۴-۵
۸۳ ۲-۴- بررسی عملکرد مبدل آنالوگ به دیجیتال Pipeline ۵
۸۶ ۵- مقایسه مبدل آنالوگ به دیجیتال Pipeline
۸۸ ۶- خلاصه
۸۹ ۶- فصل ششم نتیجه‌گیری و پیشنهادات
۹۰ ۱- نتیجه‌گیری
۹۱ ۲- پیشنهادات
۹۲ واژه نامه
۹۶ اختصار نامه
۹۷ مراجع

صفحه

فهرست شکل‌ها

..... ۹	شکل (۱-۲): بلوک دیاگرام مبدل آنالوگ به دیجیتال
..... ۱۰	شکل (۲-۲): نمونه‌برداری به روش (الف) ایده‌آل و (ب) دنبال کردن و نگهداشت
..... ۱۰	شکل (۳-۲): یک مدار نمونه‌بردار و دنبال کننده ساده
..... ۱۲	شکل (۴-۲): منحنی انتقالی کوانتايزر n بیتی
..... ۱۴	شکل (۵-۲): مبدل آنالوگ به دیجیتال Flash
..... ۱۵	شکل (۶-۲): مبدل آنالوگ به دیجیتال Two-Step
..... ۱۶	شکل (۷-۲): بلوک دیاگرام کلی مبدل آنالوگ به دیجیتال Pipeline
..... ۱۸	شکل (۸-۲): مقایسه‌گر تزویج خازنی
..... ۱۹	شکل (۹-۲): ساختار MDAC (الف) CNFA و (ب) CFA برای طبقه ۱/۵ بیتی
..... ۲۰	شکل (۱۰-۲): معیارهای ایستا در مبدل آنالوگ به دیجیتال
..... ۲۲	شکل (۱۱-۲): نمای کلی از طیف خروجی مبدل آنالوگ به دیجیتال
..... ۲۶	شکل (۱-۳): اثر آفست بر روی مشخصه انتقالی (الف) بدون افزونگی و (ب) با افزونگی
..... ۲۷	شکل (۲-۳): اثر خطای (الف) بهره، (ب) DAC و (ج) غیرخطینگی بر منحنی مشخصه انتقالی
..... ۳۰	شکل (۳-۳): روند اصلاح خطای به روش ضرب نسبت مستقل
..... ۳۰	شکل (۴-۳): اصلاح آنالوگ به روش تنظیم خازن‌ها
..... ۳۲	شکل (۵-۳): اصلاح خطای بهره مبدل Pipeline با روش مبتنی بر همبستگی
..... ۳۴	شکل (۶-۳): ایده اصلی روش‌های مبتنی بر یکسان‌سازی
..... ۳۵	شکل (۷-۳): الگوریتم تصحیح ارائه شده در [۷]، (الف) مشخصه ایده‌آل و واقعی مبدل و سیگنال‌های تصحیح اعمالی و (ب) نحوه همگرایی با استفاده از الگوریتم
..... ۳۶	شکل (۸-۳): نحوه آرایش مقایسه‌گر های طبقه ۱/۵ بیتی موجود در [۲۸]
..... ۳۶	شکل (۹-۳): (الف) منحنی مشخصه و (ب)تابع انتقالی روش ارائه شده در [۲۸]
..... ۳۷	شکل (۱۰-۳): (الف) اثر خطای بهره بر هیستوگرام خروجی و ایجاد شکاف در آن (ب) منحنی مشخصه اصلاح شده
..... ۴۲	شکل (۱-۴): طبقه ۱/۵ بیتی با بهره‌گیری از ساختار CFA
..... ۴۴	شکل (۲-۴): بلوک دیاگرام MDAC غیر ایده‌آل
..... ۴۴	شکل (۳-۴): بلوک دیاگرام مدل معکوس MDAC غیر ایده‌آل
..... ۴۵	شکل (۴-۴): انتخاب دونقطه دلخواه بر روی منحنی مشخصه انتقالی
..... ۴۸	شکل (۵-۴): نقاط تصمیم‌گیری، محل شکست منحنی مشخصه انتقالی
..... ۴۹	شکل (۶-۴): (الف) منحنی مشخصه انتقالی نامتقارن و (ب) نحوه ایجاد آن به کمک ولتاژهای نامتقارن
..... ۵۰	شکل (۷-۴): نحوه مدل کردن مبدل backend و محاسبه دقت آن
..... ۵۲	شکل (۸-۴): (الف) پیاده‌سازی ایده تغییر نقاط تصمیم‌گیری و (ب) منحنی مشخصه انتقالی

شکل (۹-۴): ویژگی نقاط تصمیم‌گیری در هر ناحیه طبقه ۱/۵ بیتی.....	۵۵
شکل (۱۰-۴): تشکیل هیستوگرام در اطراف نقاط تصمیم‌گیری الف) حالت ایده‌آل ب) غیر ایده‌آل.....	۵۶
شکل (۱۱-۴): نحوه شکل‌دهی به کد گوشاهای.....	۵۷
شکل (۱۲-۴): بلوک تخمین گر کدهای حداقل و حداکثر.....	۵۸
شکل (۱۳-۴): فلوچارت تصحیح یک طبقه به کمک روش هیستوگرام نقاط تصمیم‌گیری.....	۶۱
شکل (۱۴-۴): بلوک دیاگرام تصحیح طبقات متوالی.....	۶۱
شکل (۱۵-۴): مدل نویز حرارتی MDAC الف) در فاز نمونه‌برداری ب) در فاز تقویت.....	۶۶
شکل (۳-۵): دو مسیر موجود در طبقه اول در فاز نمونه‌برداری.....	۶۸
شکل (۲-۵): نویز ارجاع یافته به ورودی تقویتکننده طبقه اول.....	۷۱
شکل (۴-۵): تقویت‌کننده مورداستفاده در مبدل Pipeline.....	۷۱
شکل (۵-۵): ساختار مقایسه‌گر مورداستفاده در مبدل Pipeline.....	۷۳
شکل (۶-۵): ساختار سوئیچ Bootstrapped مورد استفاده در مبدل Pipeline.....	۷۴
شکل (۷-۵): الف) ساختار Multiplexer ب) ساختار دیکدر مورد استفاده در طبقه ۱/۵ بیتی ج) ساختار.....	۷۶
شکل (۸-۵): طیف خروجی ناشی از شبیه‌سازی سیستمی مبدل Pipeline بدون اعمال روش تصحیح پیشنهادی.....	۷۸
شکل (۹-۵): طیف خروجی ناشی از شبیه‌سازی سیستمی مبدل Pipeline با اعمال روش تصحیح پیشنهادی.....	۷۹
شکل (۱۰-۵): نتایج حاصل از شبیه‌سازی الف) بهره ب) فاز و ج) پاسخ پله تقویت‌کننده عملیاتی.....	۸۰
شکل (۱۱-۵): طیف خروجی تقویت‌کننده طبقه اول.....	۸۱
شکل (۱۲-۵): آزمون Overdrive برای مقایسه‌گر.....	۸۲
شکل (۱۳-۵): طیف خروجی مدار دنبال کننده و نگهدار با استفاده از سوئیچ Bootstrapped طراحی شده.....	۸۳
شکل (۱۴-۵): طیف خروجی مبدل آنالوگ به دیجیتال Pipeline قبل از اعمال تصحیح.....	۸۴
شکل (۱۵-۵): طیف خروجی مبدل آنالوگ به دیجیتال Pipeline بعد از اعمال تصحیح.....	۸۵
شکل (۱۶-۵): تغییرات SNDR و SFDR بر حسب فرکانس سیگنال ورودی.....	۸۵
شکل (۱۷-۵): نمونه‌های موردنیاز برای تصحیح هر طبقه.....	۸۶

صفحه

فهرست جداول

جدول (۱-۱): کاربردهای مبدل آنالوگ به دیجیتال Pipeline	۳
جدول (۱-۵): اندازه خازن نمونهبرداری طبقات مبدل Pipeline	۶۷
جدول (۲-۵) مشخصات المان‌های تقویت‌کننده	۷۲
جدول (۳-۵): مشخصات المان‌های مقایسه‌گر	۷۴
جدول (۴-۵): مشخصات المان‌های سوئیچ Bootstrapped	۷۵
جدول (۵-۵): جدول درستی دیکدر ها و Multiplexer	۷۷
جدول (۶-۵): ضرایب خطای طبقه ۱/۵ بیتی	۷۷
جدول (۷-۵): مقایسه انواع روش‌های تصحیح	۸۷

واژه نامه

Threshold	آستانه
Distortion	اعوجاج
Algorithm	الگوریتم
Backend	انتهایی
Static	ایستا
Transition Band	باند گذر
Equalization-Based	بر مبنای همسان سازی
Most Significant Bit	بیت پارازش
Redundancy bit	بیت زائد
Least Significant Bit	بیت کم ارزش
Oversampling	بیش نمونه برداری
Parasitic	پارازیتی
Background	پس زمینه‌ای
Foreground	پیش زمینه‌ای
Cost function	تابع ارزش
Delay	تأخير
Folding	تا شدن

Chip	تراشه
Capacitive coupling	تزویج خازنی
Analog calibration	تصحیح آنالوگ
Digital calibration	تصحیح دیجیتال
Effective number of bits	تعداد بیت موثر
Resolution	دقت
Sample and hold amplifire	تقویت کننده نمونه بردا و نگهدار
Multimedia	چند رسانه‌ای
Phase margin	حد فاز
Aperture error	خطای روزنه‌ای
Linearity	خطینگی
Interpolating	درون‌یابی
Track and hold	دنبال کننده و نگهدار
Settling time	زمان نشست
Sub-converter	زیر مبدل
Overflow	سربیز
Slew-rate	سرعت چرخش
Wireless local area network	سیستم های مخابراتی بی‌سیم
Gap	شکاف
Ramp	شیب

Mismatch	عدم تطبیق
Unity gain frequency	فرکانس بهره واحد
Sampling frequency	فرکانس نمونه برداری
Common mode feedback	فیدبک کد مشترک
Impulse train	قطار ضربه
Thermometer code	کد حرارتی
Encoder	کد کننده
Decoder	کد گشا
Scaling	کوچک شدن
Analog to digital converter	مبدل آنالوگ به دیجیتال
Digital to analog converter	مبدل دیجیتال به آنالوگ
Dynamic range	محدوده دینامیکی
Switch capacitor circuit	مدار سوئیچ‌شونده خازنی
Sampling circuit	مدار نمونه برداشی
Integrated circuit	مدار مجتمع
Signal dependent	وابسته به سیگنال
Trade-off	مصالحه
Comparator	مقایسه‌گر
Expected value	امید ریاضی
Transfer curve	منحنی انتقال

Capacitor error averaging	میانگین گیری خطای خازنی
Nyquist rate	نرخ نایکوئیست
Resistance ladder	نرdban مقاومتی
Settle	نشست
Psedue random noise	نویز شبیه تصادفی
Flicker Noise	نویز فلیکر
Residue voltage	ولتاژ باقی مانده
Correlation	همبستگی

اختصار نامه

ADC	Analog to digital converter
CDS	Correlated Double Sampling
CFA	Capacitor Flip Around
CM	Common Mode
CMFB	Common Mode Feedback
CMOS	Complementary Metal-Oxide Semiconductor
CNFA	Capacitor Non Flip Around
DAC	Digital to Analog Converter
DNC	DAC Noise Cancelation
DNL	Differential Non Linearity
DR	Dynamic Range
ENOB	Effective Number Of Bits
FFT	Fast Fourier Transform
HDC	Harmonic Distortion Correction
INL	Integral Non Linearity
LMS	Least Mean Squares
LSB	Least Significant Bit
MDAC	Multiplying Digital to Analog Converter
MSB	Most Significant Bit

مراجع

- [1] B. Razavi, *Principles of data conversion system design*. IEEE press New York, 1995.
- [2] A. K. Salkintzis, H. Nie, and P. T. Mathiopoulos, "ADC and DSP challenges in the development of software radio base stations," *IEEE Personal Commun.*, vol. 6, no. 4, pp. 47-55, 1999.
- [3] B. Razavi and R. Microelectronics, "University of California, LA: Pearson Education," ed: Inc, 2012.
- [4] L. Brooks and H.-S. Lee, "Background calibration of pipelined ADCs via decision boundary gap estimation," *IEEE Trans. Circuits Syst. I, Reg. Papers*, vol. 55, no. 10, pp. 2969-2979, 2008.
- [5] J. Li and U.-K. Moon, "Background calibration techniques for multistage pipelined ADCs with digital redundancy," *IEEE Trans. Circuits Syst. II, Exp. Briefs*, vol. 50, no. 9, pp. 531-538, 2003.
- [6] M. Yavari., "Data Converters," *Class Notes*, 2015.
- [7] B. D. Sahoo and B. Razavi, "A 12-bit 200-mhz cmos adc," *IEEE J. Solid-State Circuits*, vol. 44, no. 9, pp. 2366-2380, 2009.
- [8] R. J. Van de Plassche, *CMOS integrated analog-to-digital and digital-to-analog converters*. Springer Science & Business Media, 2013.
- [9] W. A. Kester, *Data conversion handbook*. Newnes, 2005.
- [10] S. H. Lewis, H. S. Fetterman, G. F. Gross, R. Ramachandran, and T. Viswanathan, "A 10-b 20-Msample/s analog-to-digital converter," *IEEE J. Solid-State Circuits*, vol. 27, no. 3, pp. 351-358, 1992.
- [11] S. H. Lewis and P. R. Gray, "A pipelined 5-Msample/s 9-bit analog-to-digital converter," *IEEE J. Solid-State Circuits*, vol. 22, no. 6, pp. 954-961, 1987.
- [12] H.-S. Lee, D. A. Hodges, and P. R. Gray, "A self-calibrating 15 bit CMOS A/D converter," *IEEE J. Solid-State Circuits*, vol. 19, no. 6, pp. 813-819, 1984.
- [13] P. Wai, M. Chin, P. Gray, and R. Castello, "A ratio independent algorithmic A/D conversion technique," in *Solid-State Circuits Conference. Digest of Technical Papers. 1984 IEEE International*, 1984, vol. 27, pp. 62-63: IEEE.
- [14] B.-S. Song, M. F. Tompsett, and K. R. Lakshmikumar, "A 12-bit 1-Msample/s capacitor error-averaging pipelined A/D converter," *IEEE J. Solid-State Circuits*, vol. 23, no. 6, pp. 1324-1333, 1988.

- [15] Y.-M. Lin, B. Kim, and P. R. Gray, "A 13-b 2.5-MHz self-calibrated pipelined A/D converter in 3- μ m CMOS," *IEEE J. Solid-State Circuits*, vol. 26, no. 4, pp. 628-636, 1991.
- [16] J. M. Ingino and B. A. Wooley, "A continuously calibrated 12-b, 10-MS/s, 3.3-V/A/D converter," *IEEE J. Solid-State Circuits*, vol. 33, no. 12, pp. 1920-1931, 1998.
- [17] A. Panigada and I. Galton, "A 130 mW 100 MS/s pipelined ADC with 69 dB SNDR enabled by digital harmonic distortion correction," *IEEE J. Solid-State Circuits*, vol. 44, no. 12, pp. 3314-3328, 2009.
- [18] A. Panigada and I. Galton, "Digital background correction of harmonic distortion in pipelined ADCs," *IEEE Trans. Circuits Syst. I, Reg. Papers*, vol. 53, no. 9, pp. 1885-1895, 2006.
- [19] N. Rakuljic and I. Galton, "Suppression of quantization-induced convergence error in pipelined ADCs with harmonic distortion correction," *IEEE Trans. Circuits Syst. I, Reg. Papers*, vol. 60, no. 3, pp. 593-602, 2013.
- [20] A. M. Ali *et al.*, "A 14 Bit 1 GS/s RF Sampling Pipelined ADC With Background Calibration," *IEEE J. Solid-State Circuits*, vol. 49, no. 12, pp. 2857-2867, 2014.
- [21] B.-N. Fang and J.-T. Wu, "A 10-bit 300-MS/s pipelined ADC with digital calibration and digital bias generation," *IEEE J. Solid-State Circuits*, vol. 48, no. 3, pp. 670-683, 2013.
- [22] C.-P. Yan, G.-J. Li, and Q. Li, "A fast correlation based background digital calibration for pipelined ADCs," in *IEEE Asia Pacific Conf. Circuits and Syst. (APCCAS)*, 2012, pp. 579-582: IEEE.
- [23] A. Verma and B. Razavi, "A 10-bit 500-ms/s 55-mw cmos adc," *IEEE J. Solid-State Circuits*, vol. 44, no. 11, pp. 3039-3050, 2009.
- [24] M. A. Montazerolghaem, T. Moosazadeh, and M. Yavari, "A Predetermined LMS Digital Background Calibration Technique for Pipelined ADCs," *IEEE Trans. Circuits Syst. II, Exp. Briefs*, vol. 62, no. 9, pp. 841-845, 2015.
- [25] S. Sarkar, Y. Zhou, B. Elies, and Y. Chiu, "PN-assisted deterministic digital background calibration of multistage split-pipelined ADC," *IEEE Trans. Circuits Syst. I, Reg. Papers*, vol. 62, no. 3, pp. 654-661, 2015.
- [26] Y. Chiu, C. W. Tsang, B. Nikolic, and P. R. Gray, "Least mean square adaptive digital background calibration of pipelined analog-to-digital converters," *IEEE Trans. Circuits Syst. I, Reg. Papers*, vol. 51, no. 1, pp. 38-46, 2004.
- [27] B. Zeinali, T. Moosazadeh, M. Yavari, and A. Rodriguez-Vazquez, "Equalization-based digital background calibration technique for pipelined ADCs," *IEEE Trans. Very Large Scale Integr. (VLSI) Syst.*, vol. 22, no. 2, pp. 322-333, 2014.
- [28] N. Sun, "Exploiting process variation and noise in comparators to calibrate interstage gain nonlinearity in pipelined ADCs," *IEEE Trans. Circuits Syst. I, Reg. Papers*, vol. 59, no. 4, pp. 685-695, 2012.

- [29] L. Shi, W. Zhao, J. Wu, and C. Chen, "Digital background calibration techniques for pipelined ADC based on comparator dithering," *IEEE Trans. Circuits Syst. II, Exp. Briefs*, vol. 59, no. 4, pp. 239-243, 2012.
- [30] C. Ravi, T. Rahul, and B. Sahoo, "Histogram based deterministic digital background calibration for pipelined ADCs," in *proc. IEEE VLSI Design and Embedded Systems*, 2014, pp. 569-574: IEEE.
- [31] T. Moosazadeh and M. Yavari, "A Calibration Technique for Pipelined ADCs Using Self-Measurement and Histogram-Based Test Methods," *IEEE Trans. Circuits Syst. II, Exp. Briefs*, vol. 62, no. 9, pp. 826-830, 2015.
- [32] W. Li, C. Sun, F. Li, and Z. Wang, "A 14-bit pipelined ADC with digital background nonlinearity calibration," in *2013 IEEE Int. Symp. Circuits and Syst. (ISCAS)*, 2013, pp. 2448-2451: IEEE.
- [33] S.-H. W. Chiang, H. Sun, and B. Razavi, "A 10-Bit 800-MHz 19-mW CMOS ADC," *IEEE J. Solid-State Circuits*, vol. 49, no. 4, pp. 935-949, 2014.
- [34] O. Oliaei, "Thermal noise analysis of multi-input SC-integrators for delta-sigma modulator design," the 2000 IEEE Int. Symp. Circuits and Syst., 2000, vol. 4, pp. 425-428: IEEE.
- [35] L. Toth, I. Yusim, and K. Suyama, "Noise analysis of ideal switched-capacitor networks," *IEEE Trans. Circuits and Syst. I: Fund. Theory and Applicat.*, vol. 46, no. 3, pp. 349-363, 1999.
- [36] P. T. Kwok and H. C. Luong, "Power optimization for pipeline analog-to-digital converters," *IEEE trans. Circuits and syst. II: Analog and digital signal process.*, vol. 46, no. 5, pp. 549-553, 1999.
- [37] L. Kong, "An 11-bit 20MS/s Pipelined Analog-to-Digital Converter with Op Amp Sharing," 2013.
- [38] E. Siragusa and I. Galton, "A digitally enhanced 1.8-V 15-bit 40-MSample/s CMOS pipelined ADC," *IEEE J. Solid-State Circuits*, vol. 39, no. 12, pp. 2126-2138, 2004.
- [39] D.-Y. Chang, "Design techniques for a pipelined ADC without using a front-end sample-and-hold amplifier," *IEEE Trans. Circuits Syst. I, Reg. Papers*, vol. 51, no. 11, pp. 2123-2132, 2004.
- [40] M. Dessouky and A. Kaiser, "Very low-voltage digital-audio $\Delta\Sigma$ modulator with 88-dB dynamic range using local switch bootstrapping," *IEEE J. Solid-State Circuits*, vol. 36, no. 3, pp. 349-355, 2001.
- [41] A. M. Abo and P. R. Gray, "A 1.5-V, 10-bit, 14.3-MS/s CMOS pipeline analog-to-digital converter," *IEEE J. Solid-State Circuits*, vol. 34, no. 5, pp. 599-606, 1999.
- [42] M. Yavari., "Low-Voltage High-Performance Sigma-Delta Modulators for Broadband Applications," July 2006.
- [43] A. Graupner, "A methodology for the offset-simulation of comparators," *The Designers Guide Community, www.designers-guide.org*, 2006.

Abstract

Abstract

Pipelined Analog to Digital Converters are widely used in applications with 10 to 15 bits resolution and 10 to 500 MS/s conversion rates. Design of these converters in nowadays nanometer CMOS technologies is so hard. And their resolution is limited to 10 bits. To overcome this problem Calibration techniques are used. Nowadays, calibration techniques mostly performed in digital domain and cause performance improvement in converters while, Analog circuits of converters are relaxed.

In this research a novel digital background Calibration technique is presented to compensate capacitor mismatch, finite dc gain and nonlinearity of operational amplifiers in Pipelined stages. Decision points are used in calibration procedure, and for more information “change the decision points” technique is presented. Moreover, the accuracy of decision points is improved with “Mapping Histogram” algorithm.

Behavioral simulations are applied on 12 bit 100 MS/s Pipelined ADC in MATLAB software. And, circuit simulation is also performed in Cadence and HSPICE softwares. Simulation results show that proposed calibration technique improved SNDR and SFDR from 31.4 dB and 35 dB to 64 dB and 80 dB respectively.

Key Words: Pipelined ADCs, digital background calibration, gain error, gain nonlinearity, capacitor mismatch.



**Amirkabir University of Technology
(Tehran Polytechnic)**

Faculty of Electrical Engineering

**A dissertation submitted to the Graduate Studies Office in partial
Fulfilment of the requirements for the degree of
Maste of Science in
Electrical Engineering**

High Precision Digital Background Calibration of Pipelined ADCs

**By
Peyman Gholami**

**Supervisor
Dr.Mohammad Yavari**

Jan. 2017