

Amirkabir University of Technology (Tehran Polytechnic) Faculty of Electrical Engineering

A dissertation submitted to the Graduate Studies Office in partial Fulfilment of the requirements for the degree of Master of Science in Electrical Engineering

> Design and Simulation of a Time-Interleaved Analog-to-Digital Converter in 90nm CMOS Technologies

> > By: Mojtaba Allahbakhshian

Under Supervision of: Dr. Hasan Ghafori Fard Dr. Mohammad Yavari

September 2010





دانشگاه صنعتی امیرکبیر

دانشکده برق

پایان نامه کارشناسی ارشد گرایش الکترونیک

عنوان:

طراحی و شبیه سازی یک مبدل آنالوگ به دیجیتال Time-Interleaved با معماری Pipeline در تکنولوژی ۹۰ نانومتر CMOS

> نگارش: مجتبی الله بخشیان اساتید راهنما: دکتر حسن غفوری فرد دکتر محمد یاوری

> > شهريور ۸۹



*مىدا*رد دانشي<u>جوي</u>ي: ۸۶۱۲۳۰۰۲

نام و نام خانوادگی (مجتبی *اند بخشیان)* گرایش : مهندسی برق الکترونیک

ع*نوان* پروژه: طراحی و شبیه سازی یک مبدل آنالوگ به دیجیتال inter leaved- time با معماری pipeline در تکنولوژی ۹۰ ناد متر cmos

	12 - Maria					تاريخ دفاع: ۸۹/۶/۳۰
	امضاء	ئمرد از ۲۰ /	رتبه علمی	کد انغورماتیک	نام و نام خانوادگی	هيات داوران
\backslash	N.r. v	м	1.119	دانشیار 🤃	ىكتر غفورى فرد، حسين	استاد راهنسای اول
	A C		11770	استاديار	دکتر ياوري، محمد	استاد رامنمای دوم
	Ċ					استاد مشاوراول
1. A						استاد مشاوردوم
					· · · · · · · · · · · · · · · · · · ·	داور داخلی و نماینده
		P .	1- 1		ليكبر معتمدتهم مرداجير	تحميلات تكبيلي
	Carlin Carl	η κ	اسیقال		;	دانشكره
			······································			داور داخلی درم
	9-	ř <u> </u>	درسار	مدعو	دکتر نبوی	دلور خار جی
	10	11	5 . MA	بنای۲۰)	ین نمرات هیات داور آن (بر م	م ميانك
1	a third and g				· · · · · · · · · · · · · · · · · · ·	
	نعره به حروف	مرد به عدد	ى د	ظر هيات ژو ر: 	رائه مقاله ، پروژه ساخت با ن	تشويق بابت ا
	l	_	ڌوري 🔰	رد با نظر هیات ز	ل یا خارج ابرابر ۲۵/۰ حداکثر (نم 	م مواله هندرانس داخر
			نمر ہ	ک نمرہ حداکثر ۲	، پڑوهشی یاSI داخل یا خارج یک	۲ - هر مقاله ژورنال علمی با نظرهیات ژوری
			_ <u> </u>	······································	Zie T in al	ا میں تیرات تشویف احدا
				<u></u>		
/	ا همر	1	sur			
			مدير تحطي	\leq	بر میلی دانشنکده ک	تأبيد نماينده تحصيلات تك
;	1× @	دلنو بندار منتصب بندر منتصبه بندر من ا	مدير كل			تأثيد كارشناس:



به نام خدا

تعهدنامه اصالت اثر

تاريخ

اینجانب مجتبی الله بخشیان متعهد میشوم که مطالب مندرج در این پایان نامه حاصل کار پژوهشی اینجانب تحت نظارت و راهنمایی اساتید دانشگاه صنعتی امیر کبیر بوده و به دستاوردهای دیگران که در این پژوهش از آنها استفاده شده است مطابق مقررات و روال متعارف ارجاع و در فهرست منابع و مآخذ ذکر گردیده است. این پایان نامه قبلاً برای احراز هیچ مدرک هم سطح یا بالاتر ارائه نگردیده است.

در صورت اثبات تخلف در هر زمان، مـدرک تحـصیلی صـادر شـده توسـط دانشگاه از درجه اعتبار ساقط بوده و دانشگاه حق پیگیری قانونی خواهد داشت.

کلیه نتایج و حقوق حاصل از این پایان نامه متعلق به دانشگاه صنعتی امیر کبیـر میباشد. هر گونه استفاده از نتایج علمی و عملی، واگذاری اطلاعات بـه دیگـران یـا چاپ و تکثیر، نسخهبرداری، ترجمه و اقتباس از این پایان نامه بدون موافقت کتبی دانشگاه صنعتی امیر کبیر ممنوع است. نقل مطالب با ذکر مآخذ بلامانع است.

> مجتبی الله بخشیان امضا

چکیدہ

این پایان نامه به طراحی و شبیه سازی یک مبدل آنالوگ به دیجیتال Time-Interleaved در تکنولوژی ۹۰ نانومتر می پردازد. کانالها کاناله، با دقت ۱۰ بیت و سرعت نمونهبرداری 200MS/s در تکنولوژی ۹۰ نانومتر می پردازد. کانالها دارای ساختار پایپلاین با دقت ۱/۵ بیت در طبقه و دقت دو بیت برای طبقه آخر می باشند، برای کاهش مصرف توان، تقویت کننده های بین طبقات در دو کانال به اشتراک در آمدهاند. استفاده از ساختارهای چند کاناله مشکلات خود را در پی دارد و اشتراک تقویت کننده ها وضعیت را سخت تر می کند که طراح سعی در مرتفع کردن این موانع دارد. با وجود ساختار دو کاناله، مبدل تنها از یک مدار دیجیتال

یکی از عوامل مهمی که به کارکرد صحیح مدارها در شرایط مختلف کمک میکند ثبات مراجع بایاس است. هسته مدار تغذیه در این مبدل به خوبی از دیگر قسمتهای مبدل ایزوله شده است، به گونهای که تغییر در هر یک از ولتاژهای بایاس کمترین تغییر را در دیگر مراجع بایاس دارد.

شبیه سازیهای انجام شده توان مصرفی مبدل را 25.4mW نشان میدهد که برای مبدلی با سرعت و دقت حاضر توان مناسبی میباشد، شبیه سازی مقادیر SNDR=58.6dB, SFDR=71.38dB را برای این مبدل بدست میدهد.

کلمات کلیدی: مبدل آنالوگ به دیجیتال، اشتراک تقویت کنندهها، مبدل چند کاناله، مبدل ولتاژ پایین، مبدل توان پایین، مدارهای نمونه بردار و نگهدار. فهرست مطالب

١	۱– مقدمه
٣	۲-۱ ساختار مطالب
۴	۲- مبدلهای آنالوگ به دیجیتال
۵	۲-۱ ساختار ساده شده مبدل آنالوگ به دیجیتال
۶	anti aliasing فیلتر ۱-۱-۲
۶	۲–۱–۲ نمونه برداری
۶	۲-۱-۳ کوانتیزه کردن دامنه و نویز کوانتیزاسیون
٨	۲-۱-۲ کد کننده
٨	۲-۲ انواع مبدلهای آنالوگ به دیجیتال از لحاظ فرکانس نمونه برداری
٩	۲-۳ ساختارهای رایج در پیاده سازی مبدلهای آنالوگ به دیجیتال نرخ نایکویست
٩	۲–۱–۳ ساختار Flash
١٠	۲-۳-۲ مبدلهای دو مرحلهای
۱۱	۲–۳–۳ مبدل پایپلاین
١٢	۲-۳-۳ تصحیح دیجیتال خطا
١٧	۲-۳-۲ مبدلهای Time-interleaved
١٩	۳- ملاحظات طراحی مبدل های A/D
١٩	۲-۱ نمونه برداری
۱۹	۱-۱-۳ نمونه برداری به روش Top-Plate
71	۲-۱-۳ نمونه برداری به روش Bottom-Plate

22	۳-۱-۳ مدار نمونه بردار تفاضلی
۲۳	۲-۳ بهینه سازی مصرف توان
۲۳	۳-۲-۳ انتخاب دقت مناسب برای طبقات
24	۳-۲-۲ تغییر مقیاس خازنها و تقویت کنندهها
۲۵	۳-۲-۳ کاهش مصرف توان با استفاده بهینه از تقویت کننده
۲۸	۳-۳ طراحی مبدل های ولتاژ پایین
۳۰	۲-۳-۳ روش Switched-Opamp
۳۰	۳–۳–۲ استفاده از کلیدهای مکمل
۳۱	قطعات با $V_{ m TH}$ پایین V_{ m TH} قطعات با $V_{ m TH}$
٣٢	۳–۳–۴ افزایش سطح کلاک

٣٣	۴- طراحی مبدل
٣٣	۴-۱ ساختار کلی مبدل
۳۵	۴–۱–۱ ساختار تقویت کننده
٣٧	۴–۱–۲ زمان بندی مبدل
۴۰	۲-۴ محاسبه پارامترهای تقویت کننده
۴.	۴-۲-۲ بهره مورد نیاز
44	۴-۲-۲ فرکانس قطع مورد نیاز
۴۵	۴–۳ تحلیل نویز
48	۴–۳–۱ ضریب انتقال نویز
۴۷	۴–۳–۲ نویز تقویت کننده
۴۸	۴–۳–۳ نویز مدارات نمونه برداری
۵۰	۴-۴ پیاده سازی تقویت کننده

۵۲	۴-۴-۱ مدار جبران ساز
۵۳	۴-۴-۲ تحلیل فرکانسی تقویت کننده
54	G-B مدار ۳-۴-۴
۵۷	۴-۴-۴ تحلیل فرکانسی تقویت کننده در فاز حذف آفست
۵۷	۴-۴-۵ طراحی مدارهای فیدبک مشترک
۵۹	۴-۴-۶ طراحی تقویت کننده طبقه هشتم
81	4-4 طراحی مدارهای قسمت Sub-ADC,DAC
۶١	۴–۵–۱ طراحی مدار لچ
۶۳	۴–۵–۲ طراحی مدار مقایسهگر
۶۳	Sub-ADC,DAC طراحی ۳-۵-۴
۶۷	۴-۵-۴ طراحی بلوک آخر دو بیتی
٧٠	۴-۶ طراحی کلیدهای بوت استرپ
٧۶	۲-۴ محاسبه ابعاد کلیدها
۷۶	۴-۷-۴ کلیدهای نمونه بردار
٧٩	۴-۷-۴ کلیدهای حالت نگه داری
٨٠	۴-۷-۴ کلیدهای ریست
٨٢	۴-۲-۴ کلیدهای مدار فیدبک مشترک
٨۶	۴-۷-۵ مدار جبران ساز و کلیدهای افزایش سطح بایاس در مدار جبران ساز
٨٧	۴-۸ طراحی مدار تغذیه

۵- معیارهای سنجش عملکرد مبدلهای A/D و نتایج شبیه سازی	
---	--

1 • 1	۱ معیارهای ایستا	۵–۱
1.4	۲ معیارهای پویا	í-۵
1.8	۲ نتایج شبیه سازی	~ -Δ

1.8	۵–۳–۱ محاسبه پارامترهای ایستا
۱۰۸	۵-۳-۲ محاسبه پارامترهای پویا

|--|

۱۱۲ نتیجه گیری

114	۲-۶ پیشنهادات
114	۶-۲-۲ بهینه سازی مدار برای تطبیق با ورودیهای با هرسطح مشترک دلخواه
118	۶–۲–۲ عدم اختصاص بازه برای حذف آفست

114	مراجع

فهرست شكلها

۲-۲ مبدل A/D با ۴ سطح خروجی	۴	٨-٣
۲-۲ ساختار پایه مبدل A/D	۵	۹_٣
۲-۳ خطای کوانتیزاسیون	۷	۳-۳
۲-۴ تابع احتمال نویز کوانتیزاسیون	۷	۱۱-۳
۲-۵ چگالی طیف توان نویز کوانتیزاسیون	٨	17-8
۶-۲ مبدل Flash سه بیتی	٩	
۲-۲ ساختار مبدل دو مرحلهای	١٠	1-4
۲-۸ مبدل پایپلاین	۱۱	7-4
۲-۹ تولید کد در یک مبدل پایپلاین ساده	١٢	۳_۴
۲-۱۰ خطای آفست مقایسه گر و خروج از ناحیه	١٣	
مجاز		4-4
۲-۱۱ کاهش بهره و جبران آفست مقایسه گر	١٣	۵-۴
۲-۱۲ تصحیح خطا به کمک بیت اضافه	۱۵	9-4
۲-۱۳ تولید کد در روش تصحیح دیجیتال خطا	18	1
۲–۱۴ مبدل Time-Interleaved	١٧	۷-۴
		γ-۴
۱-۳ نمونه برداری به روش Top-Plate	١٩	۹_۴
۲-۳ نمونه برداری به روش Bottom-Plate	٢٢	14
۳-۳ نمونه برداری به روش تفاضلی	۲۳	
۳–۴ سیکل کاری تقویت کننده در ساختار ساده	۲۵	11-4
۳–۵ باياس ديناميک تقويت کننده	78	17-4
۳-۶ اشتراک گذاری تقویت کننده	۲۷	18-4

۲۹ ترانزیستور N-MOS در نقش سوییچ ۲۹

۰ شمای کلی تقویت کننده پیشنهادی	۵۰	10-4
مدار یک جبران ساز ساده	۵۲	18-4
· مدار معادل دیده شده از خروجی طبقه اول ۳	۵۳	17-4
۲ مدار G-B پیشنهادی	۵۴	۴-۸۱
۵ G-B مدار معادل حلقه باز شبکه	۵۵	19-4
۲ نمودار بهره تقویت کننده پیشنهادی	۵۶	۲۰-۴
۲ نمودار فاز خروجی تقویت کننده پیشنهادی ۶	۵۶	r1-f
۸ مدار معادل فیدبک مشترک پیشنهادی ۸ طبقه اول	۵٨	77-4
 ۲ تقویت کننده پیشنهادی طبقه هشتم در فاز ریست 	۶.	۲۳-۴
۲ مدار لچ پیشنهادی	۶۱	74-4
۲ مدار لچ در هنگام ریست	97	۲۵-۴
۲ مدار مقایسهگر پیشنهادی	۶۳	79-4
۲ مدار Sub-ADC, DAC پیشنهادی ۴	94	77-4
۲ روش معمول تشکیل کد در ساختار دو ۵ کاناله	۶۵	۲۸-۴
 ۲ فرایند تولید کد در طبقات مبدل پایپلاین 	۶۵	79- F
۲ مدار پیشنهادی استفاده از باس مشترک برای بیتهای خروجی کانال بالا و پایین	99	۳۰-۴
۲ زمان بندی مورد نیاز بلوک دیجیتال	9 9	۳۱-۴
۱ ساختار پیشنهادی ناتهای ۱و۲	۶۷	۳۲-۴
۱ بلوک دو بیتی آخر پیشنهادی ۸	۶٨	۳۳-۴
۲ ساختار پیشنهادی مقایسه گرهای ۱و۳ در ۹ آخرین بلوک	۶٩	°°-8
-		

۴–۳۵ مدار پیشنهادی مقایسه گر ۲ در بلوک آخر ۶۹

۲۰ ۳۰ ساختار پیشنهادی NAND شماره ۳۰ ۲۰۰

- ۱-۵ مشخصه ورودی خروجی یک مبدل A/D
- ۵-۲ محاسبه آفست و خطای بهره ۲-۵
- ۵-۳ مقادیر DNL مبدل ۲-۵
- ۲-۵ مقادیر INL مبدل ۴-۵
- ۵-۵ نمودار طيف خروجي مبدل
- ۱۱۴ نمونه برداری در طبقه اول
 ۲-۶ نمونه برداری غیر تفاضلی
- ۲-۶ تولید CMi تولید

فهرست جدولها

54	۱-۴ خروجی مدار Sub-ADC,DAC پیشنهادی
۱۱۱	۵-۱ مشخصات مبدل در شرایط مختلف به ازای ورودی 75MHz
111	۵-۲ مشخصات مبدل
۱۱۳	۶–۱ مقایسه کارهای انجام شده

مراجع

- P.Y. Wu, V. Cheung and H. C. Luong, "A 1-V 100-MS/s 8-bit CMOS Switched-Opamp Pipelined ADC Using Loading-Free Architecture," *IEEE J. Solid-State Circuits*, vol. 42, pp. 730-738, April 2007.
- [2] S. C. Lee, K. D. Kim, J. K. Kwon, J. Kim and S. H. Lee, "A 10-bit 400-MS/s 160-mW 0.13-µm CMOS Dual-Channel Pipeline ADC Without Channel Mismatch Calibration," *IEEE J. Solid-State Circuits*, vol. 41, pp. 1596-1605, July 2006.
- [3] H. C. Kim, D. K. Jeong and W. Kim, "A Partially Switched-Opamp Technique for High-Speed Low-Power Pipelined Analog-to-Digital Converters," *IEEE Trans. Circuits Syst. 1*, vol. 53, pp. 795-801, April 2006.
- [4] D. Y. Chang and U. K. Moon, "A 1.4-V 10-bit 25-MS/s Pipelined ADC Using Opamp-Reset Switching Technique," *IEEE J. Solid-State Circuits*, vol. 38, pp. 1401-1404, Aug 2003.
- [5] S. M. Yoo, J. B. Park, S. H. Lee and U. K. Moon, "A 2.5-V 10-b 120-MSample/s CMOS Pipelined ADC Based on Merged-Capacitor Switching," *IEEE Trans. Circuits Syst. II*, Vol. 51, pp. 269-275, May 2004.
- [6] Z. M. Lee, C. Y. Wang and J. T. Wu, "A CMOS 15-bit 125-MS/s Time-Interleaved ADC With Digital Background Calibration," *IEEE J. Solid-State Circuits*, Vol. 42, pp. 2149-2160, Oct 2007.
- [7] S. Limotyrakis, S. D. Kulchycki, D. K. Su and B. A. Wooley, "A 150-MS/s 8-b 71-mW CMOS Time-Interleaved ADC," *IEEE J. Solid-State Circuits*, Vol. 40, pp. 1057-1067, May 2005.
- [8] B. Xia, A. V. Garcia and E. S. Sinencio, "A 10-bit 44-MS/s 20-mW Configurable Time-Interleaved Pipeline ADC for a Dual-Mode 802.11b/Bluetooth Receiver," *IEEE J. Solid-State Circuits*, Vol. 41, pp. 530-539, Mar 2006.
- [9] G. Geelen, E. Paulus, D. Simanjuntak, H. Pastoor and R. Verlinden, "A 90nm CMOS 1.2V 10-bit Power and Speed Programmable Pipelined ADC with 0.5pJ/Conversion-Step," *ISSCC* / Session 12 / Nyquist ADCs / 12.1, 2006.
- [10] J. Arias and et al, "Low-Power Pipeline ADC for Wireless LANs," IEEE J. Solid-State Circuits, Vol. 39, pp. 1338-1340, Aug 2004.
- [11] V. S. L. Cheung and et al, "A 1-V 3.5-mW CMOS Switched-Opamp Quadrature IF Circuitry for Bluetooth Receivers," *IEEE J. Solid-State Circuits*, Vol. 38, pp. 805-816, May 2003.
- [12] S.T. Ryu, B. S. Song and K. Bacrania, "A 10b 50MS/s Pipelined ADC with Opamp Current Reuse," ISSCC / Session 12 / Nyquist ADCs / 12.2, 2006.
- [13] K. E. Sankary and M. Sawan, "A Background Calibration Technique for Multibit/Stage Pipelined and Time-Interleaved ADCs," *IEEE Trans. Circuits Syst. II*, Vol. 53, pp. 448-452, June 2006.
- [14] A. D. Ibuki'c and D. M. Hummels, "Continuous Digital Calibration of Pipeline A/D Converters," *IEEE Trans. Instrumentation and Measurement.* Vol. 55, pp. 1175-1185, Aug 2006.
- [15] C. C. Hsu and et al, "An 11b 800MS/s Time-Interleaved ADC with Digital Background Calibration," ISSCC / Session 25 / Nyquist ADC Techniques / 25.7, 2007.

- [16] F. Maloberti, "Data Converters," Dordrecht. The Netherlands: Springer, 2007.
- [17] M. Waltari and K. A. I. Halonen, "1-V 9-Bit Pipelined Switched-Opamp ADC," IEEE J. Solid-State Circuits, Vol. 36, pp. 129-134, Jan 2001.
- [18] A. M. Abo, "Design for Reliability of Low-voltage, Switched-capacitor Circuits," A dissertation submitted for the degree of Doctor of Philosophy in Engineering and Computer Sciences in the Graduate Division of the University of California, Berkeley, 1992.
- [19] Chunlei. Shi and Mohammed. Ismail, "Data Converters for Wireless Standards," London: Kluwer Academic Publishers, 2002.
- [20] B. M. Min, P. Kim, F. W. Bowman, D. M. Boisvert and A. J. Aude, "A 69-mW 10-bit 80-MSample/s Pipelined CMOS ADC," *IEEE J. Solid-State Circuits*, Vol. 38, pp. 2031-2039, Dec 2003.
- [21] R. Taft, C. Menkus, M. R. Tursi, O. Hidri and V. Pons, "A 1.8V 1.6 GS/s 8b self-calibrating folding ADC with 7.26 ENOB at Nyquist frequency," *IEEE Int. Solid-State Circuits Conf. Dig. Tech. Papers*, vol. 47, pp. 252–253, Feb. 2004.
- [22] K. Poulton and et al., "A 20 GS/s 8b ADC with a 1 MB memory in 0.18 μm CMOS," IEEE Int. Solid-State Circuits Conf. Dig. Tech. Papers, vol. 46, pp. 318–319, Feb 2003.
- [23] G. Gielen and E. Paulus, "An 8b 600 MS/s 200mW CMOS folding A/D converter using an amplifier preset technique," *IEEE Int. Solid-State Circuits Conf. Dig. Tech. Papers*, vol. 47, pp. 254–255, Feb 2004.
- [24] K. Azadet and et al., "Equalization and FEC techniques for optical tranceivers," *IEEE J. Solid-State Circuits*, vol. 37, pp. 317–327, Mar 2002.
- [25] X. Jiang, Z. Wang and M. F. Chang, "A 2 GS/s 6b ADC in 0.18 μm CMOS," IEEE Int. Solid-State Circuits Conf. Dig. Tech. Papers, vol. 46, pp. 322–323, Feb 2003.
- [26] M. Choi and A. A. Abidi, "A 6-b 1.3-Gsample/s A/D converter in 0.35µm CMOS," IEEE J. Solid-State Circuits, vol. 36, pp. 1847–1858, Dec. 2001.
- [27] E. Siragusa and I. Galton, "A digitally enhanced 1.8 V 15b 40 MS/s CMOS pipelined ADC," IEEE Int. Solid-State Circuits Conf. Dig. Tech. Papers, vol. 47, pp. 452–453, Feb 2004.
- [28] K. Nair and R. Harjani, "A 96 dB SFDR 50 MS/s digitally enhanced CMOS pipeline A/D converter," *IEEE Int. Solid-State Circuits Conf. Dig. Tech. Papers*, vol. 47, pp. 456–457, Feb 2004.
- [29] B. Murmann and B. E. Boser, "A 12-bit 75-MS/s pipelined ADC using open-loop residue amplification," *IEEE J. Solid-State Circuits*, vol. 38, pp. 2040–2050, Dec 2003.
- [30] Physical Layer Parameters and Specifications for 1000 Mb/s Operation Over 4-Pair of Category-5 Balanced Copper Cabling, Type 1000BASE-T, Jun 1999.
- [31] J. Huang and R. R. Spencer, "The design of analog front ends for 1000BASE-T receivers," IEEE Trans. Circuits Syst. II, Analog Digit. Signal Process., vol. 50, pp. 675–684, Oct 2003.
- [32] A Tutorial Presentation for 1000BASE-T [Online]. Available: http://grouper.ieee.org/groups/802/3/tutorial/march98/mick_170_398.pdf

- [33] Part 11: Wireless LAN Medium Acess Control (MAC) and Physical Layer (PHY) Specifications High-Speed Physical Layer in the 5 GHz Band, Sep 1999.
- [34] Part 11: Wireless LAN Medium Acess Control (MAC) and Physical Layer (PHY) Specifications Amendment 4: Further Higher Data Rate Extension in the 2.4 GHz Band, Jun 2003.
- [35] A. Tabatabaei, K. Onodera, M. Zargari, H. Samavati and D. K. Su, "A dual channel ΣΔ ADC with 40 MHz aggregate signal bandwidth," *IEEE Int. Solid-State Circuits Conf. Dig. Tech. Papers*, vol. 46, pp. 66-67, Feb 2003.
- [36] J. Crols and M. Steyaert, "Switched-Opamp: An Approach to Realize Full CMOS Switched-Capacitor at Very Low Power Supply Voltages," *IEEE J. Solid-State Circuits*, vol. 29, pp. 936-942, 1994.
- [37] Razavi. B, "Design of Analog CMOS Integrated Circuits," New York: McGraw-Hill, 2001

Abstract

This thesis investigates the design and simulation of a 10-bit 200-MS/s two-channel time-interleaved analog-to-digital converter (ADC) in 90nm CMOS technology. The Channels have pipeline architecture with 1.5-bit per stage resolution and two bits resolution for the last stage. For reducing the power dissipation, inter-stage amplifiers have been shared between channels. Using multi-channel architectures has its own difficulties and sharing amplifiers worsen the situation thus designer tries to solve these snags. In spite of using the two channel architecture, the converter uses only one simple digital circuit for code generating.

One of the most important factors that help the circuits to work correctly is the stability of bias references. The core of bias circuit in this converter is well isolated from other parts; so any changes in each bias references has minimum effect on the other bias references.

From simulations 25.4 mW power dissipation is obtained which is suitable for a converter with the mentioned resolution and rate. Simulations indicate that this converter achieves SFDR=58.61dB and SNDR=71.38dB.

Index Terms— Analog-to-digital converter (ADC), amplifier sharing, time-interleaved, low power, low voltage, sample-and-hold (S/H) circuits.



Amirkabir University of Technology (Tehran Polytechnic) Faculty of Electrical Engineering

A dissertation submitted to the Graduate Studies Office in partial Fulfilment of the requirements for the degree of Master of Science in Electrical Engineering

> Design and Simulation of a Time-Interleaved Analog-to-Digital Converter in 90nm CMOS Technologies

> > By: Mojtaba Allahbakhshian

Under Supervision of: Dr. Hasan Ghafori Fard Dr. Mohammad Yavari

September 2010