

Amirkabir University of Technology (Tehran Polytechnic)

Department of Electrical Engineering

Ph.D. Dissertation

Analysis and Design of Continuous-Time Sigma-Delta Modulators with Time-Domain Quantization for Broadband Applications

By Mohsen Tamaddon

Supervisor Dr. Mohammad Yavari

Summer 2016



دانشگاه صنعتی امیر کبیر (پلی تکنیک تهران) دانشکده مهندسی برق

> رساله دكترا (گرايش الكترونيك)

تحلیل و طراحی مدولاتورهای سیگما-دلتای زمان پیوسته با کوانتیزاسیون در حوزه زمان برای کاربردهای باند وسیع

> نگارش: محسن تمدن خشکناب (90123926)

> > استاد راهنما: دکتر محمد یاوری

> > > تابستان 1395



	به نام خدا					
	شمارد: بر گ ارزیابی دفاع نهایی رساله دکتری تاریخ،					
	ه دانشجویی: ۹۰۱۲۳۹۲۶ کده: مهندسی برق انتیزاسیون در حوزه زمان برای کاربردهای	شمار دانش گما-دلتای زمان پیوسته با کو	دگی: محسن تمدن خشناب ن تحصیلی: برق – الکترونیک حلیل و طراحی مدولاتورهای سی	نام و نام خانوا رشته و گرایش عنوان رساله: ت باندوسیع		
۱۳۹۲/۷/۴ تاریخ دفاع: ۱۳۹۵/۷/۴			مهر۹۰ پیشنهاد رساله: ۱۳۹۲/۷/۹	شروع دوره : تاريخ تصويب		
	رتبه علمی نمره امضای	کد انفورماتیک	نام و نام خانوادگی	هيات داوران		
	دانشيار ١٩١٢	۱۱۳۳۵	دكتر ياورى	استاد راهنمای اول		
				استاد مشاور اول		
C		1.74.	دکتر عبدی پور	نماینده تحصیلات تکمیلی دانشگاه		
1	Imile 1914 Juni	1.76.	دکتر عبدی پور	داور داخلی اول		
	استاد (۱۹۸۵ - ۲۰۰۰) · Y ٩)	دكتر كاتوزيان	داور داخلی دوم		
0	climit HAV		دكتر شعاعي	داور خارجی اول		
	استادیار ۱۹۷	. 14779	دکتر شمسی	داور خارجی دوم		
	19,16	هیئت داوران	میانگین نمرات			
	ل (۱۵.۰۰ – ۱۵.۰۰)؛ غیرُقَابُلٌ لُقْبُولُ (کمتر از	وب (۱۷.۰۰ – ۱۶.۰۱)؛ قابل قبول ۱۸۰۰	بسیار خوب (۱۸.۵۰ – ۱۷.۰۱)؛ خو	(عالی (۲۰ – ۱۸.۵۱)؛		
	(10 (10) $(10$					
	صورتجلسه دفاع و سایر مدارک به پیوست میباشد. مدیر تحصیلات تکمیلی دانشکده: امضاء و معرد در است					
	ید کارشناس: مهر و امضاء					

به نام خدا



تاريخ: ۱/ ۱۱ / ۱۳۹۵

تعهدنامه اصالت اثر

اینجانب محسن تمدن خشگناب متعهد می شوم که مطالب مندرج در این پایان نامه حاصل کار پژوهشی اینجانب تحت نظارت و راهنمایی اساتید دانشگاه صنعتی امیرکبیر بوده و به دستاوردهای دیگران که در این پژوهش از آنها استفاده شده است مطابق مقررات و روال متعارف ارجاع و در فهرست منابع و مآخذ ذکر گردیده است. این پایان نامه قبلاً برای احراز هیچ مدرک هم سطح یا بالاتر ارائه نگردیده است.

در صورت اثبات تخلف در هر زمان، مدرک تحصیلی صادر شده توسط دانشگاه از درجه اعتبار ساقط بوده و دانشگاه حق پیگیری قانونی خواهد داشت.

کلیه نتایج و حقوق حاصل از این پایان نامه متعلق به دانشگاه صنعتی امیرکبیر میباشد. هرگونه استفاده از نتایج علمی و عملی، واگذاری اطلاعات به دیگران یا چاپ و تکثیر، نسخهبرداری، ترجمه و اقتباس از این پایان نامه بدون موافقت کتبی دانشگاه صنعتی امیرکبیر ممنوع است. نقل مطالب با ذکر مآخذ بلامانع است.

محسن تمدن خشگناب امضا

به یاد:

پدرم

تقديمي فروتنانه به:

مادرم

تشکر و قدردانی

بر خود لازم میبینم که از زحمات استاد ارجمندم جناب آقای دکتر محمد یاوری کمال تشکر و قدردانی را داشته باشم. ایشان هدایت پایان نامه کارشناسی و دکترای من را بر عهده داشتند و مبانی طراحی مدارهای مجتمع را به من آموختند. ضمن آنکه از اساتید ممتحن این رساله جناب آقای دکتر امید شعاعی، جناب آقای دکتر حسین شمسی، جناب آقای دکتر عبدیپور و جناب آقای دکتر دکتر کاتوزیان تشکر و قدردانی مینمایم.

همچنین از کمیته نانو به دلیل حمایت مالی در انجام این رساله سپاسگزارم و امیدوارم این کمیته در گسترش دانش نانو در کشور موفق باشد.

چکیدہ

توسعه تکنولوژی ادوات نیمههادیها در راستای کاهش ابعاد ترانزیستورها و متعاقباً کاهش سطح ولتاژ تغذیه محدودیتهای فراوانی را برای پردازش سیگنال در حوزه ولتاژ ایجادکرده است. با این حال، سرعت عملکرد ترانزیستورها با توسعه تکنولوژی به صورت قابل توجهی افزایش یافته است. استفاده از تکنیک پردازش سیگنال در حوزه زمان به جای پردازش در حوزه ولتاژ میتواند جایگزین مناسبی برای غلبه بر محدودیتهای ناشی از کاهش ابعاد تراتزیستورها باشد. استفاده از ایده پردازش در حوزه زمان برای معرفی کوانتایزرهای حوزه زمان جهت استفاده در مدولاتورهای سیگما- دلتا، یکی از زمینههای تحقیقاتی قابل توجه در سالهای اخیر میباشد.

در این رساله مدولاتورهای سیگما- دلتای زمان- پیوسته با استفاده از رویکرد کوانتیزاسیون در حوزه زمان مورد مطالعه و بررسی قرار گرفتهاند. عملکرد مناسب مدولاتورهای سیگما- دلتای زمان- پیوسته در کاربردهای باند وسیع نسبت به نوع مدولاتورهای زمان- گسسته، دلیل اصلی انتخاب این ساختار در این رساله میباشد.

در ابتدا، امکانسنجی استفاده از کوانتیزاسیون حوزه زمان با استفاده از مبدل زمان به دیجیتال (TDC) و مبدل ولتاژ به زمان (VTC) مبتنی بر مدولاسیون عرض پالس آسنکرون (APWM) بررسی شده است. پس از کسب اطمینان از عملکرد صحیح مدولاتور مبتنی بر TDC، تکنیکی برای ارتقا مرتبه شکلدهی نویز تا 2 مرتبه با روش تحقق ایده تزویج نویز در حوزه زمان، معرفی شده است. در این روش از شاخه جبرانساز ELD جهت تسهیل امر پیادهسازی تکنیک تزویج نویز استفاده شده است.

مدولاتور پیشنهادی دوم، از یک کوانتایزر با خاصیت شکلدهی نویز (NSQ) بهرهمند شده است. در این مدولاتور، به کمک مدل خطی، روشی ریاضیاتی جهت تخمین عملکرد مدولاتور نیز معرفی شده است.

برای شبیه سازی تمام مدولاتورهای پیشنهادی در سطح سیستمی، از نرمافزار MATLAB و همچنین برای شبیه سازی سطح مداری از دو نرمافزار Cadence و ADS استفاده شده است. تکنولوژی مورد استفاده در پیاده سازی مداری مدولاتورهای پیشنهادی، تکنولوژی TSMC CMOS 90nm می باشد. از شبیه سازی مونت کارلو نیز برای بررسی جزئی تر عملکرد مدولاتورها، بهره گیری شده است. دقت تقریبی 13 بیت برای مدولاتورهای با مرتبه شکل دهی نویز برابر با 4 و پهنای باند 30 مگاهر تز و مصرف توان به ترتیب 26 میلی وات و 18 میلی وات، ما حصل تحقق مداری مدولاتورهای پیشنهادی اول و دوم می باشد.

در انتهای رساله، لی آوت یکی از مدولاتورهای پیشنهادی در تکنولوژی TSMC CMOS 180nm ترسیم شده است. نتایج شبیه سازی بعد از لی آوت نشان می دهد که این مدولاتور به دقت تقریبی 13بیت در پهنای باند 15 مگاهرتز دست یافته است. فرکانس کلاک این مدولاتور 650 مگاهرتز، توان مصرفی آن 23 میلی وات و مساحت تراشه با در نظر گرفتن پدها 0.536 میلی متر مربع است.

عدم نیاز به DAC چندبیتی، دستیابی به پهنایباند وسیع و پیچیدگی بسیار پایین پیادهسازی مداری از مزایای قابل توجه مدولاتورهای پیشنهادی میباشد.

كلمات كليدى:

مدولاتورهای سیگما- دلتای زمان- پیوسته، پردازش حوزه زمان، کوانتیزاسیون با اسیلاتور کنترل شونده با ولتاژ، مبدل زمان به دیجیتال، مبدل دیجیتال به زمان، مدولاسیون عرض پالس، تزویج نویز در حوزه زمان. فهرست مطالب

چکیدہ
فهرست مطالب
فهرست شكلها
فهرست جدولها
اختصارنامه
پانویسها
فصل اول: مقدمه
1-1 انگیزہ
۔ 2-1 دستاوردھای رساله
3-1 ساختار رساله
فصل دوم: مبانی مبدلهای آنالوگ به دیجیتال
1-2 تبديل آنالوگ به ديجيتال
2-2 شاخصههای عملکردی مبدل آنالوگ به دیجیتال
2-2-2 شاخصەھای دینامیک
2-3 مدلسازی خطی مبدل
4-2 بيشنمونهبردارى
5-2 مبدلهای آنالوگ به دیجیتال سیگما-دلتا
2-5-1 مدلسازی خطی
2-5-2 تحلیل پایداری
2-3-5 توزیع صفر در تابع تبدیل NTF
6-2 مدولاتورهای سیگما-دلتا تکحلقه و چندطبقه
2-7 فیلترهای زمان- گسسته و زمان- پیوسته
1-7-2 فيلتر زمان- گسسته
2-7-2 فيلتر زمان- پيوسته
2-7-2 همانندی مدولاتورهای CT وDT
8-2 چالشھای پیادہسازی مدولاتورھای زمان پیوستھ
2-8-1 تغییر ثابت زمانی فیلتر

159	3-5 طراحی NSQ پیشنهادی
159	5-3-1 مفهوم شکلدهی نویز در کوانتایزر
162	5-3-5 شبیهسازی سیستمی NSQ پیشنهادی
166	4-5 طراحی TCSDM مبتنی بر NSQ
169	5-5 پیادەسازی NSQ پیشنھادی
169	1-5-5 پیادەسازی VTC
172	2-5-5 پیادەسازی توابع Tustin
174	5-6 فیلتر مرتبه 2 مبتنی بر یک تقویتکننده
174	5-6-5 فیلتر حلقه و چالشهای آن
175	2-6-5 فيلتر SAB
177	3-6-5 مدار SOR پیشنهادی
181	7-5 مدار TCSDM پیشنهادی
181	5-7-1 پیادەسازی مداری مدولاتور
183	2-7-5 شبیهسازی مداری TCSDM پیشنهادی
186	فصل ششم: ترسیم لیآوت و نتایج شبیهسازی
187	1-6 نكاتى در مورد طراحى لىآوت
187	1-1-6 لىآوت ترانزيستور
188	6-1-5 لىآوت مقاومت
189	6-1-5 ليآوت خازنها
189	2-6 لىآوت مدولاتور پيشنهادى
193	2-6 شرايط تست
194	6-3 نتايج شبيەسازى
196	4-6 مقايسه عملكرد
197	فصل هفتم: نتیجه گیری و پیشنهادها
197	1-7 نتيجەگىرى
199	2-7 پیشنهادها
201	پيوست (الف)
204	پيوست (ب)
207	پيوست (ج)
207	ج-1 تاثیر دما

207	ج-2 تاثیر گوشههای مختلف تکنولوژی
209	پيوست (د)
210	پيوست (ه)
212	مراجع

فهرست شكلها

6	شکل (2-1): (الف) سیگنال آنالوگ (ب) نمونهبرداری (ج) کوانتیزاسیون سطح ولتاژ
6	شکل (2-2): طیف فرکانسی سیگنال (الف) قبل از نمونهبرداری (ب) بعد از نمونهبرداری
7	شکل (2-3): (الف) منحنی مشخصه کوانتایزر 3بیتی، (ب) خطای ناشی از عمل کوانتیزاسیون
0	شکل (2-4): خطاهای استاتیک در یک ADC (الف) خطای آفست، (ب) خطای بهره، (ج) خطای
7	DNL و (د) خطای INL
10	شکل (2-5): مثالی از طیف خروجی یک ADC به همراه نمایش مولفههای سیگنال،
10	هارمونیکها و کف نویز شکل (2-6) الف) کیانتاین فرخها میں) بدل خوار کیانتاین با نیند بغیر اظرافه شینده
10	شکل (2-0). الف) گوانگیرز غیر خطی، ب) مدل خطی گوانگیز با تویز سفید اضافه سونده شکل (2-7): بر در این با داری کانتا با
11	شکل (2-1). منحنی توریع خطای توانییراسیون شکار (2-9): ایک داتھا کہ دلاتہ سے ایداتیا ہا۔
14	(2^{-2}) (2^{-2}) . (2^{-2}) (2^{-2})
14	شکل (2-7). مدل حطی شده مدولا بور سیکما-دلتای پایه ه کار (2–7): بر سر تابا SOND دیارد بر بابا کا ایران (2–1). (2–1)
17	MIF(z) = (1-z): بیشترین مفدار SQINR مدولاتور به ازای دوانتایزر تک بیتی و $z - 1$) = $NIF(z)$
18	شکل (2-11): تعیین بهره برای کوانتایزر: (الف) کوانتایزر تکبیتی، (ب) کوانتایزر چندبیتی
18	شکل (2-12): مکان هندسی ریشههای NTF به صورت تابعی از تغییرات بهره کوانتایزر در
10	جهت کاهش آن
19	شکل (2-13): مدل خطی یک مدولاتور سیگما-دلتا با کوانتایزر چندبیتی با بهره واحد.
20	شکل (2-14): مثالی از کاهش بیشترین بهره NTF با تعبیه قطبهای اضافی
21	شکل (2-15): بلوک دیاگرام رزوناتور مرتبه دوم برای ایجاد NTF بهینه با صفرهای توزیعیافته
22	شکل (2-16): پاسخ فرکانسی NTF مرتبه 5 در دو حالت دیفرانسیلی محض و NTF با صفرهای
00	توزيعيافته
23	شکل (2-17): بلوک دیاگرام مدولاتور سیگما-دلتای چند طبقه 2-2 (2-2 MASH)
24	شکل (2-18): مدار یک انتگرالگیر زمان- گسسته مبتنی بر سوئیچ خازنی دو چه
27	شکل (2-19): بلوک دیاگرام یک مدولاتور سیگما- دلتای زمان پیوسته کلاسیک در جه
00	شکل (2-20): انتگرالگیرهای زمان- پیوسته، (الف) ساختار مبتنی بر G _m /C (ب) ساختار مبتنی بر
29	Gm/C فعال، (ج) ساختار مبتنی بر RC فعال و (د) ساختار مبتنی بر RC فعال با تقویت کننده غیرایده- تا
	ال
30	سکل (2-21). مقایسه نابع تبدیل اسکرال دیر ایدهال و نابع تبدیل اسکرال دیر مبتنی بر تقویت کننده غیرایدهآا
31	میریندان شکل (22-2): الف) مدولاتور سیگما-دلتای زمان- پیوسته، ب) مدولاتور سیگما-دلتای زمان- گسسته
22	شکل (2-23): صورتبندی متفاوت از مدولاتورهای سیگما-دلتا (الف) زمان- پیوسته و (ب) زمان-
32	گسسته
32	شکل (2-24): زیرمدارهای مدولاتورها برای بررسی وضعیت برابری (الف) زمان- پیوسته، (ب) زمان-

شكل (4-22); بلوك دياگرام فيلترهاي حلقه به كار رفته در ساختار (UTCSDM (الف) 2-1 و

 (ب) 3
 (-2) (-2)

 شكل (4-22): شبعسازى سيستمى TCSDM بيشنهادى در سه حالت مختلف

 شكل (4-22): شبعسازى سيستمى SNDR برحسب دامنه سيگنال ورودى در سه حالت مختلف

 شكل (4-22): منحنى تغييرات SNDR در حالتهاى مختلف براى MCSDM با 1= مختلف

 شكل (4-25): منحنى تغييرات SNDR در حالتهاى مختلف براى MCSDM با درنظر گرفتن بهره، يهناى اند، سرعت و نرخ

 شكل (4-25): منحنى تغييرات SNDR در حالتهاى مختلف براى MPW با درنظر گرفتن بهره، يهناى .

 شكل (4-26): منحنى تغييرات SNDR كره ورودى حلقه MPW با درنظر گرفتن بهره، يهناى .

 شكل (4-27): مدل سازى غيرايدهال گره ورودى حلقه MPW با درنظر گرفتن بهره، يهناى .

 شكل (4-28): منحنى تغييرات SNDR دولاتور در حالت 1=
$$3....$$
 (16). تغيير SNDR .

 منحن (22-4): منحنى تغييرات SNDR بروحسه تغيين در حالت 16H2 .

 شكل (4-28): منحنى تغييرات SNDR برود در حالت 16H2 .

 مندود
 شكل (4-28): منحنى تغييرات SNDR براى همه تقويت كندههاى اول تا سوم در بر در علت 16H2 .

 مندها در حالت B0 25= $_{0}A$ و 4D 24 .

 مندها در حالت B0 30= $_{0}A_{1}B$ مراى هما 25 .

 مندها در 20): تغيير SNDR .

 مندها (22-4): منحنى تغييرات SNDR .

 مندها (22-4): منحنى تغييرات SNDR .

 مندها (22-5): منحنى تغييرات SNDR .

 مندها (22-6): منحنى تغييرات SNDR .

 مندها (22-6): منحنى تغييرات SNDR .

 مندها (22-6): منحنى تغييرات SNDR .

كارلو

شکل (5-3): حل گرافیکی معادله مشخصه (5-3) برای تعیین فرکانس نوسان VTC به ازای
سه تخمین مختلف برای
$$E(s)$$
 . (الف) $T_d = 0.2$ nsec (ب) $T_d = 0.4$ nsec (ج) $T_d = 0.2$ nsec (ج)

شکل (5-4): خطای بهره تخمینی
$$k_{app}$$
 در قیاس با k_{DF} به ازای دامنه سیگنال ورودی VTC
که $R=\omega_c/\omega_a$

163 (-0). تعییرات SNDK برخسب دامنه سیکنال ورودی در NSQ پیشنهادی. (الف)
$$L_{NS}=1$$
 (ب)
 $L_{NS}=2$

در دو حالت:. (الف)
$$L_{NS}=2$$
 (ب) $L_{NS}=1$.
شکار (11 آ): با که بالگاه TCSDM می الکه ا

شکل (5 -19): پیادہسازی NSQ در حالت
$$L_{NS}=1$$

فهرست جدولها

21	جدول (1-2): مکان صفرهای بهینه NTF به ازای Lهای مختلف.
46	جدول (2-2): مقایسه بین مدولاتورهای سیگما- دلتای زمان- پیوسته و زمان-گسسته
48	جدول (2-3): مقایسه برخی از مدولاتورهای زمان- پیوسته باند وسیع
59	جدول (1-3) مقایسه انواع روشهای خطیسازی VCO
72	جدول (3-2) مقایسه عملکرد ADCهای مبتنی بر کوانتیزاسیون در حوزه زمان
100	جدول (4-1): پارامترهای سیستمی مدولاتورهای شکل (4-21)
115	جدول (2-4): پارامترهای سیستمی TCSDM با L=2 , L _{NC} =2 با CSDM): پارامترهای سیستمی
123	جدول (4-3): مقادیر عناصر به کار رفته در فیلتر حلقه مرتبه 2 پیشنهادی
130	جدول (4-4): مقادیر عناصر به کار رفته در TCSDM پیشنهادی با L=2 , L _{NC} =2 پیشنهادی با
132	جدول (4-5): خلاصهای از عملکرد TCSDM پیشنهادی
133	جدول (6-4): جدول مقایسه مدولاتور پیشنهادی با سایر کارها
137	جدول (4-7): جدول مشخصات عناصر تقویت کننده انتگرال گیر اول
137	جدول (8-4): جدول مشخصات عناصر مدار CMFB انتگرال گیر اول
137	جدول (4-9): جدول مشخصات عناصر مولد بایاس انتگرال گیر اول
137	جدول (4-10): جدول مشخصات عناصر تقویت کننده انتگرال گیر دوم
138	جدول (4-11): جدول مشخصات عناصر مدار CMFB انتگرالگیر دوم
138	جدول (4-12): جدول مشخصات عناصر مولد باياس انتگرال گير دوم
138	جدول (4-13): جدول مشخصات عناصر تقویت کننده گره جمع کننده
138	جدول (4-14): جدول مشخصات عناصر مدار CMFB گره جمع کننده
138	جدول (4-15): جدول مشخصات عناصر مولد بایاس گره جمعکننده
142	جدول (14-4): جدول مشخصات عناصر DE-DFF
145	جدول (4-15): جدول مشخصات عناصر سلول تاخیر
150	جدول (4-16): جدول مشخصات عناصر مقايسه گر هيسترزيس
150	جدول (4-17): جدول مشخصات عناصر سلول تاخیر
162	جدول (1-5): محاسبه توابع تبديل (G(s) و (F(s)=1-G(s.
166	جدول (2-5): پارامترهای سیستمی TCSDM پیشنهادی
171	جدول (5-3): جدول مشخصات عناصر مقایسه گر باینری
171	جدول (4-5): جدول مشخصات عناصر تقویت کننده گره جمع کننده VTC
171	جدول (5-5): جدول مشخصات عناصر مدار CMFB گره جمع کننده VTC
171	جدول (6-5): جدول مشخصات عناصر مولد بایاس گره جمع کننده VTC
181	جدول (5-7): جدول مشخصات عناصر تقویت کننده مدار SOR
181	جدول (8-5): جدول مشخصات عناصر مدار CMFB مدار SOR

جدول (6-2): توصيف پينهای مدولاتور (شکل(6-4)) 190

جدول (ه-1): شماره و نام بلو کهای مشخص شده در شکل (ه-2) 212

اختصار نامه

AAF: Anti Aliasing Filter AAR: Anti Aliasing Rejection APWM: Asynchrounous Pulse Width Modulator CIFB: Cascade of Integrators with Feed Back (CIFB) CIFF: Cascade of Integrators with Feed Forward (CIFF) **CT**: Continous Time DAC: Digital to Analog Converter **DEM**: Dynamic Element Matching **DF**: Describing Function **DNL**: Differential Non-Linearity **DR**: Dynamic Range **DT**: Discrete Time **DWA**: Data Weighted Averaging **ENOB**: Effective Number of Bit FIR: Finite Impulse Response **GBW**: Gain Bandwidth **IBN**: Inband Noise **IIR**: Infinite Impulse Response **INL**: Integral Non-Linearity LMS: Least Mean Square LSB: Least Significant Bit MASH: Multi-stAge noise-SHaping NC: Noise Coupling NSQ: Noise-Shaped Quantizer NTF: Noise Transfer Function **OCR**: Overcycling Ratio **OSR**: Oversampling Ratio **OTA:** Operational Transconductance Amplifier **PSD**: Power Spectral Density **PWM**: Pulse Width Modulation SAB: Single Amplifier Biquad SC: Switched Capacitor **SDM**: Sigma Delta Modulator SFDR: Spurious Free Dynamic Range SFG: Signal Flow Graph SNDR: Signal to Noise and Distortion Ratio SOR: Single Opamp Resonator SQNR: Signal to Quantization Noise Ratio **STF**: Signal Transfer Function TCSDM: Time-based Continuous-Time Sigma-Delta Modulator **TDC**: Time to Digital Converter TEQ: Time Encoding quantizer **VBQ**: Voltage-Based Quantizer VCO: Voltage Controlled Oscillator VTC: Voltage-to-Time Converter

پان*و*يس ها

Gated Ring Oscillator (GRO). **Residue Cancellation Quantizer – (RCQ)** Voltage Controlled Oscillator (VCO). **Ring VCO (RVCO).** Schmitt trigger **Total Harmonic Distortion (THD)** Aliasing **Impulse Invariance Transformation (IIT).** Finger Cascade Wide swing current mirror **Butterworth Bypass Return to Zero (RZ)** Non-Return to Zero (NRZ) Overload Oversampling Maximum Stable Amplitude (MSA) **Finite Impulse Response (FIR)** Master-slave Haning window Signal Transfer Function (STF) Noise Transfer Function (NTF) **Excess Loop Delay (ELD). Modified Z-Transformation Fast Fourier Transformation (FFT)** Forward Euler (F.E.) approximation **Backward Euler (B.E.) approximation Positive MOS (PMOS) Complementary MOS (CMOS)**

اسیلاتور حلقوی کنترل شونده از گیت اسيلاتور خنثىساز باقىمانده اسیلاتور کنترل شونده با ولتاژ اسیلاتور کنترل شونده با ولتاژ از نوع حلقوی اشمیت تریگر اعوجاج ھارمونیکی کل الیاسینگ یا برهمافتادگی انتقال با ياسخ ضربه نامتغير انگشت آبشاري - متوالي آينه جريان با سوئينگ وسيع باترورث باي پس- ميانبر برگشتیذیر به صفر برگشتنایذیر به صفر بیش بارشدگی بیش نمونهبرداری بيشترين دامنه يايدار ياسخضربه محدود پايە- پيرو ینجرہ هنینگ تابع تبديل سيگنال تابع تبديل نويز تاخير اضافى حلقه تبدیل Z تصحیح شدہ تبديل فوريه سريع تخمين اويلر رو به جلو تخمين اويلر روه عقب ترانزیستور MOS از نوع مثبت ترانزیستور MOS مکمل

ترانزیستور NMOS سریع و PMOS سریع Fast NMOS - Fast PMOS (FF) ترانزیستور NMOS کُند و PMOS کُند Slow NMOS - Slow PMOS (SS) ترانزیستور NMOS معمولی و PMOS معمولی **Typical NMOS - Typical PMOS (TT)** ترانزیستور MOS از نوع منفی Negative MOS (NMOS) Dope **Noise Coupling Stochastic** Modified **Dynamic Element Matching (DEM)** Effective Number Of Bit (ENOB) **Time amplifier Operational Amplifier (Opamp)** Single Amplifier Biquad (SAB) Full scale **Bessel functions Describing Function (DF)** Zero spreading Compensator Miller compensation Look-Up Table (LUT). Switched Current (SC) Chebyschev Limit Cycle (LC) **Power Spectral Density (PSD) Poly-Phase** Least Mean Square (LMS) Electrostatic Discharge (ESD) protection. State-space time-domain **Off-chip** Metal-Insulator-Metal Capacitance- (MIMCAP) Metal Oxide Semiconductor Capacitance-(MOSCAP) **De-couple Capacitance** Switched Capacitor (SC)

تعداد بيت موثر تقويت كننده زمان تقويتكننده عملياتى تک تقویت کننده biquad تمام مقياس توابع بسل توابع توصيف گر توزيع صفر جبرانساز جبرانسازی میلر جدول جستجو جريان سوئيچشونده چبی شف چرخه محدود چگالی طیفی توان چند فازه حداقل میانگین مربعات حفاظت از تخليه الكترواستاتيكي حوزه زمان فضای حالت خارج تراشه خازن از نوع فلز -عايق-فلز خازن از نوع نیمههادی اکسید فلز خازن دىكوپلاژ خازن سوئيچشونده

تزريق ناخالصي

تصادفی - آماری

تطابق عناصر ديناميكي

تزويج نويز

تصحيحشده

Vernier Delay Line - VDL Asymmetric digital subscriber line (ADSL) Linear and Time Invariant (LTI) Anti-Aliasing Rejection (AAR) **Process-Voltage-Temparature (PVT) Purely differentiating Time resolution** Single Opamp Resonator (SOR) **Discrete-Time Discrete-Amplitude (DTDA)** Settling time Cascade of Integrators Feed-Back (CIFB) **Cascade of Integrators Feed-Forward (CIFF)** Sub micron Voltage headroom **Bootstarped** switch Long-Term Evolution (LTE) **Universal Mobile Telecommunications** System (UMTS) Non-overlap clock quasi-linear **Monte-Carlo simulation** Noise shaping Aggressive noise shaping Figure of Merit (FoM) Floor plan Notch Vertual sampling frequency Dual-Edge triggered DFF (DEDFF). Feedback **Feed-Forward High-Pass Filter (HPF)** Anti-aliasing filter (AAF) Worldwide Interoperability for Microwave Access (WiMAX) Tolerance

خط تاخیر مدرّج خط مشترک دیجیتال غیرمتقارن خطی و غیرمتغیر با زمان دفع ضد برهمافتادگی دما- ولتاژ- يروسه ساخت ديفرانسيلي محض رزولوشن زمانى رزوناتور مبتنى بر يک تقويت كننده زمان- گسسته و دامنه- گسسته زمان نشست زنجيره انتكرال گيرهاي فيدبک زنجیره انتگرال گیرهای فیدفوروارد زيرميكرون سقف ولتاژ سوئیچ بوتاسترپ شدہ سير تحول بلندمدت سيستم جهانى ارتباط مخابراتى موبايل سیگنال کلاک ناهمیوشا شبەخطى شبيەسازى مونت- كارلو شکلدھی نویز شكلدهى نويز بسيار قابل توجه ضریب شایستگی طرح بستر فاق - شكاف فركانس نمونهبرداري مجازي فليپفلاپ D از نوع دولبه فيدبک - پيشخور فيدفوروارد - پسخور فيلتر بالاگذر فیلتر ضد برهمافتادگی قابلیت همکاری جهانی برای دسترسی مایکرویوی قدرت تحمل Deterministic Least Significant Bit (LSB) Noise-Shaped Quantizer (NSQ) Pipeline VCO-based Quantizer (VBQ). **Time-based quantizers (TBQ)** Signal Flow Graph (SFG) Analog-to-Digial Converter (ADC) Flash ADC **Digital-to-Analog converter (DAC) Time to Digital Converter - TDC** Voltage-to-Time Converter (VTC). **Dynamic Range (DR)** Spurious-Free-Dynamic-Range (SFDR) Common-Mode FeedBack (CMFB) **Integrated Circuits (IC)** Naturally Sampled PWM - NSPWM Sigma-Delta Modulators (SDM) Low distrotion sigma-delta modulator Multi-stAge noise SHaping (MASH), SDM **Continuous-Time SDM (CTSDM)** Time-based Continuous-time SDM (TCSDM) **Discrete-Time SDM (DTSDM)** Pulse Width Modulator (PWM). Asynchronous PWM (APWM) Pulse Amplitude Modulation (PAM). Barkhausen oscillation criteria Absolute value **Transistor scaling Technology Scaling Error Cacellation Logic (ECL) Pass transistor logic** True Single Phase Clocked logic (TSPC) **Pulse shrinking**

قطعى - يقينى كمارزشترين بيت کوانتایز با قابلیت شکلدهی نویز كوانتايزر خنثىساز باقىمانده كوانتايزر مبتنى بر اسيلاتور كنترل شونده با ولتاژ کوانتایزر مبتنی بر زمان گراف مسیر سیگنال مبدل آنالوگ به دیجیتال مبدل آنالوگ به دیجیتال فلش مبدل دیجیتال به آنالوگ مبدل زمان به دیجیتال مبدل ولتاژ به زمان محدوده يويايي محدوده يويايي بدون سيخك مدار فیدبک مُدمشترک مدارهای مجتمع مدولاتور PWM با نمونهبرداری طبیعی مدولاتور سيگما- دلتا مدولاتور سيگما- دلتاي اعوجاج يائين مدولاتور سيگما- دلتاي چندطبقه مدولاتور سيگما- دلتاي زمان- ييوسته مدولاتور سیگما- دلتای زمان- پیوسته مبتنی بر زمان مدولاتور سيگما- دلتاي زمان- گسسته مدولاتور عرض پالس مدولاتور عرض پالس آسنكرون مدولاسيون دامنه يالس معيار نوسان بركهاوزن مقدار مطلق مقیاس گذاری ترانزیستور مقياس گذاري تکنولوژي منطق خنثیسازی خطا منطق دیجیتال مبتنی بر ترازیستور عبور منطق دیجیتال مبتنی بر یک فاز کلاک ناز کسازي پالس

Slew rate	نرخ چرخش
OverSampling Ratio (OSR)	نسبت بیش نمونهبرداری
Over-Cycling Ratio (OCR)	نسبت بیشچرخش
Signal-to-Noise ratio (SNR)	نسبت سیگنال به نویز
Signal-to-Noise-and-Distortion ratio (SNDR)	نسبت سیگنال به نویز به علاوه اعوجاج
Signal-to-Quantization-Noise-Ratio (SQNR)	نسبت سیگنال به نویز کوانتیزاسیون
Diffusion	نفوذ
Latch	نگەدارندە- لچ
Zero-order-Hold (ZoH)	نگەدارندە مرتبه صفر
Sample and Hold (S&H)	نمونهبرداری و نگهداری
Right Half Plane (RHP)	نيمصفحه سمت راست
Metal-Oxide Semiconductor (MOS)	نیمههادی فلز - اکسید
Voltage Controlled Delay Unit (VCDU).	واحد تاخير كنترلشونده با ولتاژ
Strong inversion	وارونگی قوی
Correlation	ھمبستگی

مراجع

[1] M. Tamaddon, and M. Yavari, "Time-Mode Signal Quantization for Use in Sigma-Delta Modulators," *Amirkabir International Journal of Electrical & Electronics Engineering (AIJ-EEE)*, vol. 48, no. 1, pp. 53-61, Jun. 2016.

[2] M. Tamaddon and M. Yavari, "An NTF-Enhanced Time-Based Continuous-Time Sigma-Delta Modulator," *Journal of Analog Integrated Circuits and Signal Processing*, vol. 85, no. 2, pp. 283-297, Nov. 2015.

[3] M. Tamaddon, and M. Yavari, "A wideband time-based continuous-time sigma-delta modulator with 2nd order noise-coupling based on passive elements," *International Journal of Circuit Theory and Applications*, vol. 44, no. 3, pp. 759-779, Mar. 2016.

[4] M. Tamaddon, and M. Yavari, "Design of a Continuous-Time $\Sigma\Delta$ Modulator Using Time Domain Quantization Approach," in *Proc. Iranian Conf. Electrical Engineering (ICEE)*, pp. 215 - 219, May 2014.

[5] M. Tamaddon, and M. Yavari, "Realization of the 2nd-order NTF Enhancement in a Time-Encoded ContinuousTime Sigma-Delta Modulator Using Passive Elements," in *Proc. Iranian Conf. Electrical Engineering (ICEE)*, pp. 1203 - 1208, May 2015.

[6] M. Tamaddon, and M. Yavari, "High Performance Time-Based Continuous-Time Sigma-Delta Modulators Using a Single-Opamp Resonator and a Noise-Shaped Quantizer," *Microelectronics Journal*, vol. 56, no. 3, pp. 110-121, Oct. 2016.

[7] B. Razavi, Principles of Data Conversion System Design, IEEE Press, New York, 1995.

[8] F. Maloberti, Data converters: Springer Science & Business Media, 2007.

[9] S. Northworthy, R. Schreier, and G. C. Temes, *Delta-sigma data converters- Theory, design and simulation*, IEEE Press, New IEEE Press, New York, 1997.

[10] R. Schreier and G. C. Temes, *Understanding delta-sigma data converters*, IEEE press Piscataway, NJ, vol. 74, 2005.

[11] C. Cassius Culter, Transmission system employing quantization, U.S. Patent, no. 2, pp. 927-962, Mar. 1960.

[12] H. Inose, Y. Yasuda, and J. Murakami, "A telemetering system by code modulation delta-sigma," *IRE Trans. Space Electron. Telemetry*, vol. 8, pp. 204-209, Sep. 1962.

[13] F. de. Jager, "Delta modulation - a method of PCM transmission using the one unit code," *Philips Res. Rep.*, vol. 7, pp. 442-466, 1952.

[14] F. Gerfers and M. Ortmanns, *Continuous-time sigma-delta A/D conversion: fundamentals, performance limits and robust implementations, Springer Science & Business Media, vol. 21, 2006.*

[15] D. A. Johns and K. Martin, Analog integrated circuit design, John Wiley & Sons, 1997.

[16] A. M. Abo, and P. R. Gray, "A 1.5-V, 10-bit, 14.3-MS/s CMOS pipeline analogto-digital converter," *IEEE J. Solid-State Circuits*, vol. 34, no. 5, pp. 599–606, May 1999.

[17] J. A. Cherry and W. M. Snelgrove, *Continuous-time delta-sigma modulators for high-speed A/D conversion: theory, practice and fundamental performance limits, Springer Science & Business Media, vol. 521, 2000.*

[18] O. Shoaei, "Continuous-time delta-sigma A/D converters for high speed applications," Ph.D dissertation, Carleton Univ., 1995.

[19] R. B. Baird, and T. S. Fiez, "Linearity enhancement of multibit $\Delta\Sigma$ A/D and D/A converters using data weighted averaging," *IEEE Trans. Circuits and Systems-II: Exp. Briefs*, vol. 42, no. 12, pp.753-762, Dec. 1995.

[20] F. Colodro, A. Torralba, and J. L. Mora, "Digital noise-shaping of residues in dual-quantization sigmadelta modulators," *IEEE Trans. Circuits Syst. I: Reg. Papers*, vol. 51, no. 2, pp. 225-232, Feb. 2004.

[21] H. Pakniat and M. Yavari, "Dual quantization continuous time $\Sigma\Delta$ modulators with spectrally shaped feedback," in *proc.*, *IEEE Int. Elect., Circuits, Syst. Conf., (ICECS*'11), pp. 414-417, 2011.

[22] B. Razavi, *Design of analog CMOS integrated circuits*, the McGraw-Hill Companies, *United States*, 2001.

[23] J. Silva, U. Moon, J. Steensgaard, and G. C. Temes, "Wideband low distortion deltasigma ADC topology," *Elect. Letters*, Vol. 37, No. 12, pp. 737–738, Jun. 2001.

[24] R. Schoofs, M. S. Steyaert, and W. Sansen, "A design-optimized continuous-time delta-sigma ADC for WLAN applications," *IEEE Trans. Circuits Syst. I, Reg. Papers*, vol. 54, no. 1, pp. 209-217, Jan. 2007.

[25] M. Safi-Harb and G. W. Roberts, "Low power delta-sigma modulator for ADSL applications in a low-voltage CMOS technology," *IEEE Trans. Circuits Syst. I, Reg. Papers*, vol. 52, no. 10, pp. 2075-2089, Oct. 2005.

[26] S. Pavan, "Systematic design centering of continuous time oversampling converters," *IEEE Trans. Circuits Syst. II, Exp. Briefs*, vol. 57, no. 3, pp. 158-162, March 2010.

[27] S. Pavan, N. Krishnapura, R. Pandarinathan, and P. Sankar, "A power optimized continuous-time $\Delta \Sigma$ ADC for audio applications," *IEEE J. Solid-State Circuits*, vol. 43, no. 2, pp. 351-360, Feb. 2008.

[28] S. Paton, A. Di Giandomenico, L. Hernández, A. Wiesbauer, T. Potscher, and M. Clara, "A 70-mW 300-MHz CMOS continuous-time $\Sigma\Delta$ ADC with 15-MHz bandwidth and 11 bits of resolution," *IEEE J. Solid-State Circuits*, vol. 39, no. 7, pp. 1056-1063, July 2004.

[29] J. Ruiz-Amaya, J. de la Rosa, F. V. Fernández, F. Medeiro, R. del Río, B. Pérez-Verdú, *et al.*, "Highlevel synthesis of switched-capacitor, switched-current and continuous-time $\Sigma\Delta$ modulators using SIMULINK-based time-domain behavioral models," *IEEE Trans. Circuits Syst. I, Reg. Papers*, vol. 52, no. 9, pp. 1795-1810, Sep. 2005.

[30] T. Bruckner, C. Zorn, J. Anders, J. Becker, W. Mathis, and M. Ortmanns, "A gpu-accelerated webbased synthesis tool for ct sigma-delta modulators," *IEEE Trans. Circuits Syst. I, Reg. Papers*, vol. 61, no. 5, pp. 1429-1441, May 2014.

[31] Y.-S. Shu, J.-Y. Tsai, P. Chen, T.-Y. Lo, and P.-C. Chiu, "A 28fJ/conv-step CT $\Delta\Sigma$ modulator with 78dB DR and 18MHz BW in 28nm CMOS using a highly digital multibit quantizer," *Proc. IEEE ISSCC Dig. Tech. Papers*, pp. 268-269, 2013.

[32] C.-Y. Ho, C. Liu, C.-L. Lo, H.-C. Tsai, T.-C. Wang, and Y.-H. Lin, "15.2 A 4.5 mW CT self-coupled $\Delta\Sigma$ modulator with 2.2 MHz BW and 90.4 dB SNDR using residual ELD compensation," *IEEE ISSCC Dig. Tech. Papers*, pp. 1-3, 2015.

[33] X. Xing and G. G. Gielen, "A 42 fJ/Step-FoM Two-Step VCO-Based Delta-Sigma ADC in 40 nm CMOS," *IEEE J. Solid-State Circuits*, vol. 50, no. 3, pp. 714-723, Mar. 2015.

[34] H.-C. Tsai, C.-L. Lo, C.-Y. Ho, and Y.-H. Lin, "A 64-fJ/Conv.-step continuous-time modulator in 40-nm CMOS using asynchronous SAR quantizer and digital truncator," *IEEE J. Solid-State Circuits*, vol. 48, no. 11, pp. 2637-2648, Nov. 2013.

[35] K. Reddy, S. Rao, R. Inti, B. Young, A. Elshazly, M. Talegaonkar, *et al.*, "A 16-mW 78-dB SNDR 10-MHz BW CT ADC using residue-cancelling VCO-based quantizer," *IEEE J. Solid-State Circuits*, vol. 47, no. 12, pp. 2916-2927, Dec. 2012.

[36] F. Colodro Ruiz and A. Torralba, "Linearity enhancement of VCO-based quantizers for sigma-delta modulators," *IEEE Trans. Circuits Syst. II, Exp. Briefs*, vol. 61, no. 6, Jun. 2014.

[37] B. De Vuyst and P. Rombouts, "A 5-MHz 11-Bit self-oscillating modulator with a delay-based phase shifter in 0.025 mm," *IEEE J. Solid-State Circuits*, vol. 46, no. 8, pp. 1919-1927, Aug. 2011.

[38] V. Dhanasekaran, M. Gambhir, M. M. Elsayed, E. Sánchez-Sinencio, J. Silva-Martinez, C. Mishra, *et al.*, "A continuous time multi-bit ADC using time domain quantizer and feedback element," *IEEE J. Solid-State Circuits*, vol. 46, no. 3, pp. 639-650, Mar. 2011.

[39] M. M. Elsayed, V. Dhanasekaran, M. Gambhir, J. Silva-Martinez, and E. Sanchez-Sinencio, "A 0.8 ps DNL time-to-digital converter with 250 MHz event rate in 65 nm CMOS for time-mode-based modulator," *IEEE J. Solid-State Circuits*, vol. 46, no. 9, pp. 2084-2098, Sep. 2011.

[40] S. Ho, C.-L. Lo, Z. Ru, and J. Zhao, "A 23mW, 73dB dynamic range, 80MHz BW continuous-time delta-sigma modulator in 20nm CMOS," *Symp. on VLSI Circuits Dig. of Tech. Papers*, pp. 1-2, 2014.

[41] J. G. Kauffman, P. Witte, M. Lehmann, J. Becker, Y. Manoli, and M. Ortmanns, "A 72 dB DR, CT $\Delta\Sigma$ modulator using digitally estimated, auxiliary DAC linearization achieving 88 fJ/conv-step in a 25 MHz BW," *IEEE J. Solid-State Circuits*, vol. 49, no. 2, pp. 392-404, Feb. 2014.

[42] P. Witte, J. G. Kauffman, J. Becker, Y. Manoli, and M. Ortmanns, "A 72dB-DR $\Delta\Sigma$ CT modulator using digitally estimated auxiliary DAC linearization achieving 88fJ/conv in a 25MHz BW," *IEEE ISSCC Dig. Tech. Papers*, pp. 154-156, 2012.

[43] J. G. Kauffman, P. Witte, J. Becker, and M. Ortmanns, "An 8.5 mW continuous-time modulator with 25 MHz bandwidth using digital background DAC linearization to achieve 63.5 dB SNDR and 81 dB SFDR," *IEEE J. Solid-State Circuits*, vol. 46, no. 12, pp. 2869-2881, Dec. 2011.

[44] R. Rajan and S. Pavan, "29.1 A 5mW CT $\Delta\Sigma$ ADC with embedded 2nd-order active filter and VGA achieving 82dB DR in 2MHz BW," *IEEE ISSCC Dig. Tech. Papers*, pp. 478-479, 2014.

[45] D.-Y. Yoon, S. Ho, and H.-S. Lee, "15.1 An 85dB-DR 74.6 dB-SNDR 50MHZ-BW CT MASH $\Delta\Sigma$ modulator in 28nm CMOS," *IEEE ISSCC Dig. Tech. Papers*, pp. 1-3, 2015.

[46] Y. Dong, W. Yang, R. Schreier, A. Sheikholeslami, and S. Korrapati, "A continuous-time 0–3 MASH ADC achieving 88 dB DR With 53 MHz BW in 28 nm CMOS," *IEEE J. Solid-State Circuits*, vol. 49, no. 12, pp. 2868-2877, Dec. 2014.

[47] P. Shettigar and S. Pavan, "Design techniques for wideband single-bit continuous-time modulators with FIR feedback DACs," *IEEE J. Solid-State Circuits*, vol. 47, no. 12, pp. 2865-2879, Dec. 2012.

[48] V. Srinivasan, V. Wang, P. Satarzadeh, B. Haroun, and M. Corsi, "A 20mW 61dB SNDR (60MHz BW) 1b 3 rd-order continuous-time delta-sigma modulator clocked at 6GHz in 45nm CMOS," *IEEE ISSCC Dig. Tech. Papers*, pp. 158-160, 2012.

[49] A. Jain, M. Venkatesan, and S. Pavan, "Analysis and design of a high speed continuous-time modulator using the assisted opamp technique," *IEEE J. Solid-State Circuits*, vol. 47, no. 7, pp. 1615-1625, Jul. 2012.

[50] Y. Dong, R. Schreier, W. Yang, S. Korrapati, and A. Sheikholeslami, "29.2 A 235mW CT 0-3 MASH ADC achieving- 167dBFS/Hz NSD with 53MHz BW," *IEEE ISSCC Dig. Tech. Papers*, pp. 480-481, 2014.

[51] B. Muhammed, J.Breems Lucien, R. Robert, and A. Makinawa, "A 4 GHz Continuous Time $\Delta\Sigma$ ADC With 70 dB DR and -74 dBFS THD in 125 MHz BW," *IEEE J. Solid-State Circuits*, vol. 46, no. 12, pp. 2857-2868, Dec. 2011.

[52] J. Kauffman, P. Witte, J. Becker, and M. Ortmanns, "An 8 mW 50 MS/s CT $\Delta\Sigma$ modulator with 81 dB SFDR and digital background DAC linearization," *IEEE ISSCC Dig. Tech. Papers*, 2011, pp. 472–474.

[53] M. Park and M. Perrott, "A 78 dB SNDR 87 mW 20 MHz bandwidth continuous-time $\Delta\Sigma$ ADC with VCO-based integrator and quantizer implemented in 0.13 um CMOS," *IEEE J. Solid-State Circuits*, vol. 44, no. 12, pp. 3344–3358, Dec. 2009.

[54] P. Malla, H. Lakdawala, K. Kornegay, and K. Soumyanath, "A 28 mW spectrum-sensing reconfigurable 20 MHz 72 dB-SNR 70 dB-SNDR DT $\Delta\Sigma$ ADC for 802.11n/WiMAX receivers," *IEEE ISSCC Dig. Tech. Papers*, 2008, pp. 496–631.

[55] L. Breems, R. Rutten, R. van Veldhoven, and G. van der Weide, "A 56 mW continuous-time quadrature cascaded $\Delta\Sigma$ modulator with 77 dB DR in a near zero-IF 20 MHz band," *IEEE J. Solid-State Circuits*, vol. 42, no. 12, pp. 2696–2705, Dec. 2007.

[56] G. Mitteregger, C. Ebner, S. Mechnig, T. Blon, C. Holuigue, and E. Romani, "A 20-mW 640-MHz CMOS continuous-time ADC with 20-MHz signal bandwidth, 80-dB dynamic range and 12-bit ENOB," *IEEE J. Solid-State Circuits*, vol. 41, no. 12, pp. 2641–2649, Dec. 2006.

[57] A. Hart and S. Voinigescu, "A 1 GHz bandwidth low-pass $\Delta\Sigma$ ADC with 20-50 GHz adjustable sampling rate," *IEEE J. Solid-State Circuits*, vol. 44, no. 5, pp. 1401–1414, May 2009.

[58] B. Hallgren, "Design of a second order CMOS sigma-delta A/D converter with a 150 MHz clock rate," in *Proc. IEEE Symp. European Solid-State Circuits Conference (ESSCIRC)*, 1992, pp. 103–106.

[59] M. Z. Straayer and M. H. Perrott, "A 12-bit, 10-MHz bandwidth, continuous- time $\Delta\Sigma$ ADC with a 5-bit, 950-MS/s VCO-based quantizer," *IEEE J. Solid-State Circuits*, vol. 43, no. 4, pp. 805–814, Apr. 2008.

[60] W. Yang, W. Schofield, H. Shibata, S. Korrapati, A. Shaikh, N. Abaskharoun, and D. Ribner, "A 100 mW 10 MHz-BW CT $\Delta\Sigma$ modulator with 87 dB DR and 91 dBc IMD," *IEEE ISSCC Dig. Tech. Papers*, Feb. 2008, pp. 498–631.

[61] J. M. de la Rosa, "Sigma-delta modulators: tutorial overview, design guide, and state-of-the-art survey," *IEEE Trans. Circuits Syst. I, Reg. Papers*, pp. 1-21, vol. 58, no. 1, Jan 2011.

[62] T. Christopher, "Analog-to-Digital conversion via time-mode signal processing," Ph.D. Dissertation, Dept of Electrical and Computer Engineering, McGill University, Montreal, 2007.

[63] Sh. Naraghi, "Time-Based Analog to Digital Converters, Ph.D. Dissertation," Dept. ECE, University of Michigan, 2009.

[64] Y. Fei, "Design techniques for time-mode noise-shaping analog-to-digital converters: a state-of-the-art review," *Analog Integrated Circuits and Signal Processing*, vol. 79, no. 2, pp 191–206, Nov. 2014.

[65] B. Drost, M. Taleganokar and P. K. Hanumolu, "Analog Filter Design Uusing Ring Oscillator Integrators," *IEEE J. Solid-State Circuits*, vol. 47, no. 12, pp. 3120-3129, Dec. 2012.

[66] A. Iwata, "The architecture of delta sigma analog-to-digital converters using a VCO as a multibit quantizer," *IEEE Trans. Circuits and Systems-II: Exp.* Briefs, vol. 46, no. 8, pp. 941–945, Aug. 1999.

[67] G. Taylor and I. Galton, "A mostly-digital variable-rate continuous time $\Delta\Sigma$ modulator ADC," *IEEE J. Solid-State Circuits*, vol. 45, no. 12, pp. 2634–2646, Dec. 2010.

[68] T. K. Jang, J. Kim, Y. G. Yoon and S. H. Cho, "A Highly-Digital VCO-Based Analog-to-Digital Converter Using Phase Interpolator and Digital Calibration," *IEEE Trans. very large scale integration (VLSI)* systems, vol. 20, no. 8, Aug. 2012.

[69] J. Kim,T.-K. Jang,Y.-G. Yoon, and S. H. Cho, "Analysis and design of voltage-controlled oscillator based analog-to-Digital converter," *IEEE Trans. Circuits and Systems-I: Regular Papers*, vol. 57, no. 1, pp. 18–30, Jan. 2010.

[70] S. Rao, B. Young, A. Elshazly, W. Yin, N. Sasidhar, and P. Hanumolu, "A 71 dB SFDR open loop VCO-based ADC using 2-level PWM modulation," in *Proc. IEEE Symp. VLSI Circuits Digest of Technical Papers*, pp. 270-271, Jun. 2011.

[71] S. Zaliasl et al., "A 12.5-bit 4MHz 13.8mW MASH ΣΔ modulator with multirated VCO-based ADC," *IEEE Trans. Circuits Syst. I, Reg. Papers*, vol. 59, no. 8, pp. 1604–1613, Aug. 2012.

[72] S. Zaliasl et al., "A 77 dB SNDR, 4MHz MASH $\Delta\Sigma$ modulator with a second-stage multi-rate VCObased quantizer." in *Proc. IEEE Symp. Custom Integrated Circuits Conference (CICC)*, pp. 1–4, Sept. 2011.

[73] P. Gao, X. Xing, J. Cranincks, and G. Gielen, "Design of an intrinsically linear double-VCO-based ADC with 2nd-order noise shaping." in *Proc. IEEE Symp. Design, Automation & Test in Europe Conference and Exhibition*, pp. 1215–1220, Mar. 2012.

[74] U. Wismar, D. Wisland, and P. Andreani, "A 0.2V 0.44 μ W 20KHz Analog to Digital $\Sigma\Delta$ modulator with 57 fJ/conversion FoM." in *Proc. IEEE Symp. European Solid-State Circuits Conference (ESSCIRC)* pp. 187–190, Sept. 2006.

[75] H. Pakniat and M. Yavari, "A time-domain noise-coupling technique for continuous-time sigma-delta modulators," *Analog Integrated Circuits and Signal Processing*, vol. 78, no. 2, pp. 439-452, Feb. 2014.

[76] E. Prefasi, S. Paton, and L. Hernandez, "A 7 mW 20 MHz BW time-encoding oversampling converter implemented in a 0.08 mm 65 nm CMOS Circuit," *IEEE J. Solid-State Circuits*, vol. 46, no. 7, pp. 1562-1574, Jully, 2011.

[77] E. Prefasi, L. Hernandez, S. Paton, A. Wiesbauer, R. Gaggl, and E. Pun, "A 0.1 mm, wide bandwidth continuous-time ADC based on a time encoding quantizer in 0.13 m CMOS," *IEEE J. Solid-State Circuits*, vol. 44, no. 10, pp. 2745-2754, Oct. 2009.

[78] L. H. Corporales, E. Prefasi, E. Pun, and S. Patón, "A 1.2-MHz 10-bit continuous-time sigma-delta ADC using a time encoding quantizer," *IEEE Trans. on Circuits and Syst. II: Exp. Briefs*, vol. 56, no. 1, pp. 16-20, Jan. 2009.

[79] F. Colodro and A. Torralba, "Impact of finite impulse response digital-toanalogue converter delay on the stability of continuous-time sigma-delta modulators with pulse-with modulation in the feedback path," *IET Circuits, Devices & Systems*, vol. 4, no. 3, pp. 218-226, May. 2010.

[80] F. Colodro, A. Torralba, and M. Laguna, "Continuous-time sigma-delta modulator with an embedded pulsewidth modulation," *IEEE Trans. Circuits Syst. I: Reg. Papers*, , vol. 55, no. 3, pp. 775-785, apr. 2008.

[81] J. Daniels, W. Dehaene and Michiel S. J. Steyaert, "A/D Conversion Using Asynchronous DeltaSigma Modulation and Time-to Digital Conversion." *IEEE Trans. Circuits and Systems-I: Regular Papers*, vol. 57, no. 9, pp. 2404 - 2412, Sep. 2010.

[82] M. Z. Straayer, "Noise Shaping Techniques for Analog and Time to Digital Converters Using Voltage Controlled Oscillators," Ph.D. dissertation, MIT, Cambridge, MA, 2008.

[83] M. J. Park, "A 4th Order Continuous-Time $\Delta\Sigma$ ADC with VCO-Based Integrator and Quantizer," Ph.D. dissertation, MIT, Cambridge, MA, Feb. 2009.

[85] E. Mensink, E. A. M. Klumperink, and B. Nauta, "Distortion cancellation by polyphase multipath circuits," *IEEE Trans. Circuits Syst. I*, vol. 52, pp. 1785–1794, Sept. 2005.

[86] Y. G. Yoon, M. C. Cho and S. H. Cho, "A Linearization Technique for Voltage-Controlled Oscillatorbased ADC," in *Proc. Int. SoC Design Conference (ISOCC)*, pp. 317-320, 2009.

[87] B. K. Swann, B. J. Blalock, L. G. Clonts, D. M. Binkley, J. M. Rochelle, E. Breeding, and K. M. Baldwin, "A 100-ps time-resolution CMOS time-to-digital converter for positron emission tomography imaging applications," *IEEE J. Solid- State Circuit*, vol.39, no.11, pp. 1839-1852, Nov. 2004.

[88] D. I. Porat, "Review of sub-nanosecond time-interval measurements," *IEEE Trans. Nuclear Science*, vol 20, no .5, pp.36-51, Oct. 1973.

[89] E. R. Routsalaninen, T. Rahkonen and J. Kostamovaara, "A low-power CMOS time-to-digital converter," *IEEE J. Solid-State Circuits*, vol. 30, no. 9, pp. 984-990, September 1995.

[90] J. Christiansen, "An integrated high resolution CMOS timing generator based on an array of delay locked loops," *IEEE J. Solid-State Circuits*, vol. 31, no. 7, pp. 952-957, Jun. 1996.

[91] P. Andreani, F. Bigongiari, R. Roncella, R. Saletti, P. Terreni, A. Bigongiari, and M. Lippi, "Multihit multichannel time-to-digital converter with ±1% differential nonlinearity and near optimal time resolution," *IEEE J. Solid-State Circuits*, vol.33, no.4, pp.650-656, Apr. 1998.

[92] G.W. Roberts, M. Ali-Bakhshian, "A brief introduction to Time-to-Digital and Digital-to-Time Converters," *IEEE Trans. Circuits and Systems-II: Exp. Briefs*, vol.57, no.3, pp.153-157, Mar. 2010.

[93] P. Dudek, S. Szczepanski, and J. V. Hatfield, "A high-resolution CMOS time-to-digital converter utilizing a Vernier delay line," *IEEE J. Solid-State Circuits*, vol. 35, no. 2, pp. 240–247, Feb. 2000.

[94] P. Chen, S. I. Liu, and J. Wu, "A CMOS pulse-shrinking delay element for time interval measurement," *IEEE Trans. Circuits and Systems-II: Exp. Briefs*, vol. 47, no. 9, pp. 954–958, Sep. 2000.

[95] M. Lee and A. Abidi, "A 9b, 1.25 ps resolution coarse-fine time-to-digital converter in 90nm CMOS that amplifies a time residue," *IEEE J. Solid-State Circuit*, vol.43, no.4, pp.769-777, Apr. 2008.

[96] T. Maeda and T. Tokairin, "Analytical Expression of Quantization Noise in Time-to-Digital Converter Based on the Fourier Series Analysis," *IEEE Trans. Circuits and Systems-I: Regular Papers*, vol.57, no. 7, Jul. 2010.

[97] E. Roza, "Analog-to-digital conversion via duty-cycle modulation," *IEEE Trans. Circuits and Systems-II: Exp. Briefs*, vol. 44, no. 11, pp. 907–914, Nov. 1997.

[98] E. Roza, "Poly-Phase Sigma–Delta Modulation," IEEE Trans. Circuits and Systems-II: Exp. Briefs, vol. 44, no. 11, pp. 907–914, Nov. 1997.

[99] C. Taillefer, and G. Roberts, "Delta-sigma A/D converter via time-mode signal processing," *IEEE Trans. Circuits Syst. I, Reg. Papers*, vol. 56, no. 9, pp. 1908–1920, Sep. 2009.

[100] M. Straayer, M.H. Perrott, "A 10-bit 20 MHz 38 mW 950 MHz CTRDADC with a 5-bit noiseshaping VCO-based quantizer and DEM circuit in 0.13µm CMOS." in *Proc. IEEE Symp. VLSI Circuits Digest of Technical Papers*, pp. 246–247, Jun. 2007.

[101] M. Park, and M. H. Perrott, "A single-slope 80 Ms/s ADC using two-step time-to-digital conversion." in *Proc. IEEE Symp. Circuits and Systems*, pp. 1125–1128, May. 2009.

[102] S. Zaliasl et al., "A 77 dB SNDR, 4MHz MASH $\Delta\Sigma$ modulator with a second-stage multi-rate VCObased quantizer." in *Proc. IEEE Symp. Custom Integrated Circuits Conference (CICC)*, pp. 1–4, Sep. 2011.

[103] V. Dhanasekaran et al., "A 20 MHz BW 68 dB DR CT $\Delta\Sigma$ ADC based on a multibit time-domain quantizer and feedback element." *IEEE ISSCC Dig. Tech. Papers*, pp. 174–175, Feb. 2009.

[104] P. Gao, X. Xing, J. Cranincks, and G. Gielen, "Design of an intrinsically linear double-VCO-based ADC with 2nd-order noise shaping." in *Proc. IEEE Symp. Design, Automation & Test in Europe Conference and Exhibition*, pp. 1215–1220, Mar. 2012.

[105] Y. Yoon, S. Park, and S. Cho, "A time-based noise shaping analog-to-digital converter using a gatedring oscillator." in *Proc. IEEE Symp. MTT-S International Microwave Workshop Intelligent Radio for Future Personal Terminals*, pp. 1–4, Aug. 2011.

[106] Y. Tousi, and E. Afshari, "A miniature 2 mW 4 bit 1.2 GS/s delay-line-based ADC in 65 nm CMOS." *IEEE J. Solid-State Circuits*, vol. 46, no. 10, pp. 2312–2325, Oct. 2011.

[107] Z. Song and D. Sarwate, "The frequency spectrum of pulse width modulated signals," *Journal of Signal Processing*, no.10, pp. 2227-2258, Oct. 2003.

[108] A. Gelb and W. V. Velde, *Multiple-Input Describing Functions and Non-Linear System Design*, New York: McGraw-Hill, 1968.

[109] V. Katyal, R. Geiger, and D. Chen, "Adjustable hysteresis CMOS Schmitt trigger," in *Proc. IEEE Int. Symp. circuits systems*, pp. 1938–1941, May. 2014.

[110] L. Jingxue, and G. Ranjit, "Design and Analysis of a Self-Oscillating Class D Audio Amplifier Employing a Hysteretic Comparator," *IEEE J. of Solid-State Circuits*, vol. 46, no. 10, pp. 2336 - 2349, Oct. 2011.

[111] K. Lee, M. Bonu, and G. C. Temes, "Noise-coupled delta-sigma ADCs," *Elect. Letters*, vol. 42, no. 3, pp. 1381–1382, Sep. 2006.

[112] Y. Wang, and G. C. Temes, "Noise-Coupled continuous-time delta-sigma ADCs," *Elect. Letters*, vol. 45, no. 6, pp. 302-303, Sep. 2009.

[113] F. Ali and A. A. Hamoui, "Continuous-time $\Delta\Sigma$ modulators with noise-transfer-function enhancement," in *Proc. IEEE Int. Symp. Circuits Syst.(ISCAS'08)*, pp. 1428-1431, 2008.

[114] L. Hernandez and E. Prefasi, "Analog to digital conversion using noise shaping and time encoding," *IEEE Trans. Circuits Syst. I, Reg. Papers*, vol. 55, no. 8, pp. 2026–2037, Aug. 2008

[115] A. Ashry and H. Aboushady, "Fast and accurate jitter simulation technique for continuous-time $\Sigma\Delta$ modulators," *Elect. Letters*, vol. 45, no. 24, pp 1218-1219, Aug. 2009.

[116] D. Vercaemer, " Chip design for a time encoding A/D converter" MS.c thesis, University of Gent, 2014.

[117] F. Chen, T. Kuendiger, S. Efrfani, and M. Ahmadi, "Design of wideband low-power continuous-time $\Sigma\Delta$ modulator in 90 nm CMOS technology," *Journal of Analog Integrated Circuits and Signal Processing*, vol. 54, no. 3, pp. 187-199, Feb. 2008.

[118] H. H. Chiueh et al., "A 36-mW 320-MHz CMOS continuous-time sigma-delta modulator with 10-MHz bandwidth and 12-bit resolution," in *Proc. IEEE Symp. Midwest Circuits and Systems (MWSCAS)*, pp. 725-728, Aug. 2010.

[119] W. Yibin, H. Chenxi, L. Dongmei, and W. Zhihua, "A 14b continuous-time delta-sigma modulator with 2MHz signal bandwidth," in *Proc. IEEE Int. Conf. Electron Devices and Solid-State Circuits (EDSSC)*, pp.1-2, 18-20, Jun. 2014.

[120] A. Essawy and A. Ismail, "A low voltage inverter-based continuous-time sigma delta analog-to-digital converter in 65nm CMOS technology," in *Proc. IEEE Conf. Faible Tension Faible Consommation (FTFC)*, pp.1-4, May. 2014.

[121] J.-H. Hong and Z.-Y. Chen, "A low-power 10MHz bandwidth continuous-time $\Sigma\Delta$ ADC with Gm-C filter," in *Proc. IEEE Int. Symp. Midwest Circuits and Systems (MWSCAS)*, pp. 853-856, Aug. 2014.

[122] M. Afghahi, J. Yuan, "Double-edge-triggered D-Flip-Flops for high speed CMOS circuits," *IEEE J. Solid-State Circuits*, vol.26, no.8, pp.1168-1170, Aug. 1991.

[123] R.B. Staszewski et al., "All-Digital PLL and transmitter for mobile phones," *IEEE J. Solid-State Circuits*, vol. 40, no. 12, pp. 2469-2482, Dec. 2005.

[124] D. P. Atherthon, Nonlinear Control Engineering. New York: VNR, 1982.

[125] L. Weibo, Y. Orino, H. Shinnosuke, and K. K. Minoru, "Design of a Self-Oscillating PWM Signal Generator with a Double Integration Loop," *IEEE Trans. Circuits and Systems-I: Regular Papers*, vol. 60, no. 8, pp. 2064-2073, Jan. 2013.

[126] S. Ouzounov, H. Hegt, and A. van Roermund, "Sigma–Delta Modulators Operating at a Limit Cycle," *IEEE Trans. Circuits and Syst. II: Express Briefs*, vol. 53, no. 5, pp. 399–403, May 2006.

[127] S. Ouzounov et al., "Analysis and design of high-performance asynchronous sigma-delta modulators with a binary quantizer," *IEEE J. Solid-State Circuits*, vol. 41, no. 3, pp. 588–596, Mar. 2006.

[128] F. Colodro and A. Torralba, "Spectral Analysis of Pulsewidth-Modulated Sampled Signals," *IEEE Trans. Circuits Syst.-II*, vol. 57, no. 8, pp. 622–626, Aug. 2010

[129] A. Babaie-Fishani and P. Rombouts, "Analytical Expressions for the Distortion of Asynchronous Sigma–Delta Modulators," *IEEE Trans. ircuits and Syst. II: Express Briefs*, vol. 60, no. 8, pp. 472 - 476, Aug. 2013.

[130] K. Matsukawa *et al*, "A fifth-order continuous-time delta-sigma modulator with single-opamp resonator," *IEEE J. Solid-State Circuits*, vol. 45, no. 4, pp. 697–706, Apr. 2010

[131] R. Zanbaghi, P. K. Hanumolu, and T. S. Fiez, "An 80-DB DR, 7.2-MHz bandwidth single opamp biquad based CT $\Delta\Sigma$ modulator dissipating 13.7-mW," *IEEE J. Solid-State Circuits*, vol. 48, no. 2, pp. 487–501, Feb. 2013.

[132] M. M. Elsayed *et al.*, "A 0.8 ps DNL Time-to-Digital Converter With 250 MHz Event Rate in 65 nm CMOS for Time-Mode-Based $\Sigma\Delta$ Modulator," *IEEE J. Solid-State Circuits*, vol. 46, no. 9, pp. 2084–2098, Sep. 2011

[133] L. Bing, and P. K. Pang, "A continuous-time cascaded delta-sigma modulator with PMW-based automatic RC time constant tuning and correlated double sampling," *Microelectronics Journal*, vol. 44, no. 5, pp. 431-441, May. 2013

[134] Available at: http://www.eeweb.com/news/micropower-cmos-rrio-operational-amplifier

[135] Available at: https://en.wikipedia.org/wiki/Electron_mobility.

Abstract

The ever-increasing deployment in solid-state technology scaling and as a result the voltage headroom reduction has been shown as a bottleneck for the voltage-mode signal processing circuits. Nevertheless, the operating speed of the transistors are significantly improving thanks to the technology scaling. Hence, introducing a new method such as time-based signal processing approach to overcome the design limitations, can be regarded as an efficient alternative for the frequently-used voltage-based signal processing circuits. Time-based signal processing has recently receive a salient tendency among the researchers. Making use of this technique to design of the time-based quantizers to be employed in the sigma-delta modulators (SDMs) are one of the hot topics in this field.

In this dissertation, continuous-time SDMs (CTSDMs) using time-based quantization approach are investigated. The superior performance of the CTSDMs in broadband applications compared to their discrete-time (DT) counterparts, is the main reason of this choice. Firstly, the feasibility study of employing the time-based signal processing approach utilizing a time-to-digital converter (TDC), a voltage-time converter (VTC) based on an asynchronous pulse-width modulator (APWM) is evaluated. Ensuring the functionality of this time-based CTSDM (TCSDM), a new technique based on the noise coupling idea is introduced to enhance the shaping order of the TCSDM up to 2. In this proposed NTF-enhanced TCSDM, the ELD compensation branch is incorporated in order to facilitate the implementation of the proposed noise coupling idea.

The second proposed TCSDM is the modified version of the first one. This TCSDM leverages a novel noise-shaped quantizer (NSQ) to enhance its shaping order at lower cost and complexity. Exploiting a linear model, a mathematical approach is deployed for the approximation of the TCSDM performance.

All the proposed TCSDMs are simulated using MATLAB^R at the system-level and are verified by Cadence and Agilent-ADS at the circuit level. The circuit-level implementation is done using TSMC 90 nm CMOS technology. Furthermore, Monte-Carlo simulation method is used to investigate the performance in more detail. For the first and second proposed TCSDMs with the 4th order noise shaping order, the accuracy of 13 bit within the bandwidth of 30 MHz while consuming 26 mW and 18 mW (respectively), are the achievements of the circuit-level simulation results.

At the end, the layout of one of the proposed TCSDMs are provided in TSMC 180 nm CMOS technology. The post layout simulation results show that the proposed TCSDM achieves 13 bit resolution within the 15 MHz bandwidth. For this prototype, the clock frequency is 650 MHz, the power consumption is 23 mW and the total are including the pad rings is 0.536 mm².

Resolving the need of the multi-bit DAC, the wideband performance with a lower design complexity are some significant points of all the proposed TCSDMs.

Key words: Continuous-time sigma-delta converter, Pulse-width Modulation (PWM), Time-based signal processing, Time-to-Digital converter (TDC), Digital-to-Time converter (DTC), Time-based noise coupling, VCO-based quantization



Amirkabir University of Technology (Tehran Polytechnic)

Department of Electrical Engineering

Ph.D. Dissertation

Analysis and Design of Continuous-Time Sigma-Delta Modulators with Time-Domain Quantization for Broadband Applications

By Mohsen Tamaddon

Supervisor Dr. Mohammad Yavari

Summer 2016