



**Amirkabir University of Technology
(Tehran Polytechnic)**

Electrical Engineering Department

BSc Thesis

**Design of a Low-Quiescent-Current LDO Voltage
Regulator for IoT Applications**

**By
Mohammad Amin Hadizade**

**Supervisor
Dr.Mohammad Yavari**

September 2025



دانشگاه صنعتی امیرکبیر
(پلی تکنیک تهران)

دانشگاه صنعتی امیرکبیر
(پلی تکنیک تهران)
دانشکده برق

پایان نامه کارشناسی
گرایش الکترونیک

موضوع پایان نامه:
طراحی رگولاتور ولتاژ LDO با جریان سکون پایین برای کاربردهای IOT

نگارش
محمدامین هادی زاده

استاد راهنما
دکتر محمد یآوری

شهریور ماه ۱۴۰۴

تقدیر و تشکر

سپاس و ستایش بی‌کران پروردگار یکتایی را سزااست که در تمام لحظات زندگی، توفیق اندیشیدن و تلاش کردن را به من ارزانی داشت و مرا در پیمودن مسیر علم و دانش یاری نمود.

در اینجا وظیفه‌ی خود می‌دانم از استاد گرانقدرم، جناب آقای دکتر یآوری، صمیمانه قدردانی نمایم. ایشان با راهنمایی‌های ارزشمند، صبر و حوصله‌ی مثال‌زدنی، و نگاه دقیق و موشکافانه‌شان، چراغ راه این پژوهش بودند و در هر مرحله، با حمایت علمی و اخلاقی، انگیزه و امید ادامه دادن را در من تقویت کردند.

همچنین از همه‌ی اساتید فرهیخته‌ی دانشکده که در طول دوران تحصیل، مشعل علم و معرفت را بر دستان خود فروزان داشتند و با انتقال دانش و تجربه، افق‌های تازه‌ای را پیش روی من گشودند، نهایت سپاس را دارم.

در پایان، از همه‌ی دوستان و هم‌کلاسی‌های خوبم که با همفکری، همراهی و دلگرمی‌هایشان، شیرینی این مسیر علمی را دوچندان کردند، قدردانی می‌کنم.

امیدوارم این تلاش کوچک بتواند قدمی هرچند ناچیز در راه اعتلای دانش و خدمت به جامعه علمی کشور باشد.

چکیده

در این پایان نامه طراحی و شبیه سازی یک تنظیم کننده ولتاژ خطی با توان مصرفی پایین ارائه شده است که هدف اصلی آن دستیابی به جریان سکون در سطح نانوامپر و عملکرد پایدار در ولتاژ ورودی بسیار پایین می باشد. این ساختار به طور ویژه برای کاربردهایی همچون ادوات اینترنت اشیاء، حسگرهای بی سیم، کاشت پزشکی و سامانه های برداشت انرژی توسعه یافته است؛ جایی که کاهش توان مصرفی در حالت آماده به کار، نقش کلیدی در افزایش طول عمر سیستم دارد.

در طراحی پیشنهادی، از تکنیک مدولاسیون بدنه بدون تقویت کننده اضافی استفاده شده تا ولتاژ آستانه ترانزیستور کاهش یافته و امکان کار در شرایط ولتاژ ورودی ۰/۶ ولت فراهم گردد. همچنین با به کارگیری ترانزیستورهای توان تطبیقی توپولوژی مدار بسته به بار تغییر کرده و در نتیجه، ضمن حفظ پایداری، پاسخ گذرا بهبود یافته است.

نتایج شبیه سازی در محیط Cadence با تکنولوژی ۱۸۰ نانومتر نشان می دهد که LDO طراحی شده با وجود افت ولتاژ حدود ۱۰۰ میلی ولت، قادر است جریان سکونی در حد چند صد نانوامپر را حفظ کند. عملکرد مدار از جنبه هایی نظیر تنظیم خط و بار، راندمان جریان، توانایی دفع نویز منبع تغذیه، پایداری حلقه و پاسخ گذرا بررسی شده و نتایج به دست آمده کارایی بالای طرح پیشنهادی را تأیید می کند. تنظیم خط حدود ۰/۴۸۷۹ میلی ولت بر ولت و تنظیم بار حدود ۰/۰۰۳۳ میلی ولت بر آمپر و PSR حدود ۶۱ دسی بل نشانگر همین کارایی بالا مدار است. این ویژگی ها نشان می دهد که ساختار طراحی شده می تواند به عنوان راهکاری مؤثر برای سامانه های یکپارچه و کم مصرف مورد استفاده قرار گیرد.

واژه های کلیدی :

جریان سکون بسیار پایین، تنظیم کننده خطی کم افت ولتاژ، برداشت انرژی، PSR، پاسخ گذرا

چکیده.....	أ
فصل اول مقدمه.....	۱
۱-۱- اهداف.....	۱
۲-۱- انگیزه.....	۳
۳-۱- ساختار پایان نامه.....	۴
فصل دوم مفاهیم اساسی رگولاتورهای ولتاژ.....	۶
۱-۲- مفهوم رگولاتور ولتاژ خطی.....	۶
۲-۲- پارامترهای مهم در ارزیابی رگولاتورهای ولتاژ.....	۸
۱-۲-۲- جریان سکون.....	۸
۲-۲-۲- افت ولتاژ.....	۹
۳-۲-۲- دفع نویز منبع تغذیه.....	۹
۴-۲-۲- حاشیه فاز و پایداری.....	۱۰
۵-۲-۲- پاسخ گذرا.....	۱۰
۶-۲-۲- تنظیم خط.....	۱۰
۷-۲-۲- تنظیم بار.....	۱۱
۸-۲-۲- عملکرد فرکانسی.....	۱۱
۳-۲-۳- معیار شایستگی رگولاتورهای ولتاژ.....	۱۱
۱-۳-۲- معیار شایستگی مبتنی بر جریان سکون و پاسخ گذرا.....	۱۲
۲-۳-۲- معیار شایستگی شامل خازن خروجی.....	۱۲
۳-۳-۲- معیار شایستگی مبتنی بر PSR و جریان مصرفی.....	۱۲
۴-۳-۲- معیار شایستگی جامع.....	۱۳
فصل سوم ساختارهای مختلف رگولاتور خطی با جریان سکون پایین.....	۱۴
۱-۳- ساختار رگولاتور ولتاژ با جریان سکون کم برای سیستم های قابل حمل [۱۱].....	۱۴
۲-۳- ساختار رگولاتور ولتاژ با جریان سکون کم و حالت فوق کم مصرف تطبیقی [۱].....	۱۶
۱-۲-۳- میزان حذف ریپل منبع تغذیه.....	۱۷
۲-۲-۳- ولتاژ افت.....	۱۷
۳-۳- ساختار رگولاتور ولتاژ با پاسخ گذرای سریع [۵].....	۱۸
۱-۳-۳- کاهش فراجش و فروجهش.....	۲۰
۲-۳-۳- تحلیل پایداری.....	۲۱

۲۲.....	۴-۳- ساختار رگولاتور ولتاژ با جریان سکون کم و PSR بالا در امگا هرتز [۲].....
۲۵.....	فصل چهارم ساختار رگولاتور طراحی شده.....
۲۵.....	۴-۱- تکنیک های مورد استفاده.....
۲۶.....	۴-۱-۱- مدولاسیون بدنه.....
۲۸.....	۴-۱-۲- بازیافت ولتاژ.....
۲۹.....	۴-۱-۳- ترانزیستور توان تطبیقی.....
۳۱.....	۴-۱-۴- بافر بهره واحد.....
۳۱.....	۴-۱-۴-۱- استفاده از بافر به عنوان تولید کننده ولتاژ بدنه.....
۳۲.....	۴-۱-۴-۲- توپولوژی ساختار ترانزیستور توان تطبیقی و بافر واحد.....
۳۳.....	۴-۲- استراتژی استفاده شده.....
۳۴.....	۴-۳- تحلیل ساختار.....
۳۵.....	۴-۳-۱- بلوک تقویت کننده خطا.....
۳۵.....	۴-۳-۱-۱- مقایسه ولتاژ خروجی با مرجع.....
۳۵.....	۴-۳-۱-۲- تولید سیگنال تقویت شده.....
۳۵.....	۴-۳-۱-۳- حفظ پایداری حلقه.....
۳۶.....	۴-۳-۱-۴- تاثیر بر PSR و دقت ولتاژ خروجی.....
۳۶.....	۴-۴- چالش های طراحی.....
۳۷.....	۴-۵- طراحی بلوک تقویت کننده خطا.....
۳۸.....	۴-۵-۱- دستیابی به بهره مناسب.....
۳۹.....	۴-۵-۱-۱- بهره طبقه توان.....
۳۹.....	۴-۵-۱-۲- بهره طبقه تقویت کننده خطا.....
۴۰.....	۴-۵-۱-۳- بهره کل مدار.....
۴۱.....	۴-۶- جریان سکون پایین و پاسخ گذرا.....
۴۲.....	۴-۶-۱- طراحی مدار بایاس.....
۴۴.....	۴-۷- جبران سازی فرکانسی.....
۴۴.....	۴-۷-۱- خازن جبران ساز.....
۴۴.....	۴-۷-۲- مقاومت جبران ساز.....
۴۵.....	۴-۷-۳- خازن جبران ساز.....
۴۵.....	۴-۸- طراحی خازن و مقاومت جبران ساز.....
۴۶.....	۴-۹- حلقه فیدبک.....
۴۷.....	۴-۱۰- پیاده سازی رگولاتور پیشنهادی.....

۴۸.....	۴-۱۰-۱- آنالیز پایداری.....
۴۸.....	۴-۱۰-۲- مدل سیگنال کوچک مدار.....
۴۹.....	۴-۱۰-۳- تابع تبدیل.....
۴۹.....	۴-۱۰-۳-۱- ساختار دوطبقه.....
۵۱.....	۴-۱۰-۳-۲- ساختار سه طبقه.....
۵۲...	فصل پنجم نتایج شبیه سازی.....
۵۲.....	۵-۱- نتایج شبیه سازی ساختار پیشنهادی.....
۵۴.....	۵-۱-۱- نتایج شبیه سازی ترانزیستورهای توان.....
۵۶.....	۵-۱-۲- نتایج شبیه سازی بهره و حاشیه فاز مدار در بار سبک.....
۵۹.....	۵-۱-۳- نتایج شبیه سازی بهره و حاشیه فاز مدار در بار سنگین.....
۶۱.....	۵-۱-۴- نتایج شبیه سازی جریان سکون مدار.....
۶۳.....	۵-۱-۵- نتایج شبیه سازی تنظیم خط و تنظیم بار.....
۶۵.....	۵-۱-۶- نتایج شبیه سازی دفع نویز منبع تغذیه.....
۶۶.....	۵-۱-۷- نتایج شبیه سازی پاسخ گذرا.....
۶۶.....	۵-۲- معیار شایستگی مدار.....
۶۹..	فصل ششم جمع بندی و نتیجه گیری و پیشنهادات.....
۷۰.....	۶-۱- جمع بندی.....
۷۱.....	۶-۲- پیشنهادات.....
۷۳ ..	منابع و مراجع.....
۷۵ ..	Abstract.....

شکل (۱-۲): ساختار کلی رگولاتور ولتاژ.....	۷
شکل (۱-۳): ساختار رگولاتور ولتاژ استفاده شده پایه.....	۱۵
شکل (۲-۳): ساختار رگولاتور ولتاژ با مسیر کمکی.....	۱۶
شکل (۳-۳): ساختار رگولاتور ولتاژ با ترانزیستور های توان بخش بندی شده.....	۱۹
شکل (۴-۳): ساختار رگولاتور ولتاژ با مسیر کمکی و بایاس تطبیقی.....	۲۳
شکل (۱-۴): طراحی رگولاتور سنتی با بایاس بدنه.....	۲۷
شکل (۲-۴): طراحی رگولاتور با بایاس بدنه به همراه مسیر کمکی.....	۲۸
شکل (۳-۴): طراحی رگولاتور با بایاس بدنه بدون مسیر کمکی.....	۲۸
شکل (۴-۴): طراحی رگولاتور با بایاس بدنه به روش باز یافت ولتاژ.....	۲۹
شکل (۵-۴): توپولوژی ترانزیستور توان در دو حالت کاری.....	۳۰
شکل (۶-۴): توپولوژی بافر بهره واحد به همراه ترانزیستور های توان.....	۳۳
شکل (۷-۴): مدار تقویت کننده خطا.....	۳۸
شکل (۸-۴): طراحی مدار بایاس تطبیقی.....	۴۳
شکل (۹-۴): مدار رگولاتور ولتاژ طراحی شده.....	۴۷
شکل (۱۰-۴): مدل سیگنال کوچک LDO.....	۴۸
شکل (۱-۵): جریان درین سورس ترانزیستور های توان.....	۵۶
شکل (۲-۵): بهره open loop رگولاتور در بار سبک.....	۵۷
شکل (۳-۵): بهره مدار تحت گوشه های دمایی مختلف در بار سبک.....	۵۸
شکل (۴-۵): حاشیه فاز رگولاتور پیشنهادی در بار سبک.....	۵۹
شکل (۵-۵): بهره open loop رگولاتور در بار سنگین.....	۶۰
شکل (۶-۵): بهره مدار تحت گوشه های دمایی مختلف در بار سنگین.....	۶۰
شکل (۷-۵): حاشیه فاز رگولاتور پیشنهادی در بار سنگین.....	۶۱
شکل (۸-۵): جریان سکون مصرفی تحت تغییرات بار.....	۶۲
شکل (۹-۵): تغییرات ولتاژ خروجی تحت تغییرات بار.....	۶۴
شکل (۱۰-۵): تغییرات ولتاژ خروجی تحت تغییرات ولتاژ ورودی.....	۶۵
شکل (۱۱-۵): دفع نویز منبع تغذیه (PSR).....	۶۵
شکل (۱۲-۵): تغییرات ولتاژ خروجی با زمان با لبه های ۱ نانوثانیه.....	۶۷
شکل (۱۳-۵): تغییرات ولتاژ خروجی با زمان با لبه های ۱ میکروثانیه.....	۶۷

صفحه

فهرست جداول

جدول (۵-۱): اندازه ترانزیستورهای توان و ترانزیستورهای بافر.....	۵۵
جدول (۵-۲): اندازه ترانزیستورهای تقویت کننده خطا.....	۵۵
جدول (۵-۳): اندازه المان های مداربایاس تطبیقی.....	۵۶
جدول (۵-۴): بهره مدار در گوشه های دمایی مختلف با بار سبک.....	۵۸
جدول (۵-۵): حاشیه فاز مدار در گوشه های دمایی مختلف با بار سبک.....	۵۹
جدول (۵-۶): بهره مدار در گوشه های دمایی مختلف با بار سنگین.....	۶۱
جدول (۵-۷): حاشیه فاز مدار در گوشه های دمایی مختلف با بار سنگین.....	۶۱
جدول (۵-۸): جریان سکون تحت تغییرات بار.....	۶۳
جدول (۵-۹): مقادیر شبیه سازی شده برای ساختار استفاده شده.....	۶۹

واژه نامه

Internet of Things(IoT)	اینترنت اشیاء
Voltage Reuse	بازیافت ولتاژ
Unity-Gain Buffer	بافر با بهره واحد
Output Capacitor-LESS (OCL)	بدون نیاز به خازن خروجی بزرگ
Bulk	بدنه
Gain	بهره
Pass Device	ترانزیستور عبوری
Pass FET	ترانزیستور عبوری اصلی
Adaptive Power Transistors (APT)	ترانزیستورهای توان تطبیقی
Error Amplifier (EA)	تقویت کننده خطا
Load Regulation	تنظیم بار
Line Regulation	تنظیم خط
Low Dropout (LDO) Linear Regulator	تنظیم کننده خطی کم افت ولتاژ
Body Generator	تولید کننده ولتاژ بدنه
Zero Tracking Compensation	جبران ساز ردیاب صفر
Power Supply Rejection (PSR)	دفع نویز منبع تغذیه
Settling Time	زمان نشست
Load-Tracking Zero	صفر ردیاب بار

Bulk-effect coefficient	ضریب اثر بدنه
Safe Operating Range	محدوده‌ی امن
Overshoot Reduction Circuit (ORC)	مدار کاهشده فراجهش
ultra-low-power mode	مد فوق کم‌مصرف
Bulk Modulation	مدولاسیون بدنه
auxiliary path	مسیر جانبی
Figure of Merit (FOM)	معیار شایستگی
Right Half Plane (RHP)	نیم‌صفحه راست
Left Half Plane (LHP)	نیم‌صفحه چپ
edge time ratio	نسبت زمان لبه
Energy Harvesting	واحدهای برداشت انرژی

منابع و مراجع

- [1] J. S. Kim, K. Javed, K. H. Min, and J. Roh, "A 13.5 nA quiescent current LDO with adaptive adaptive ultra-low-power mode for low-power IoT applications," *IEEE Trans. Circuits Syst. Exp. Briefs*, vol. 70, no. 9, pp. 3278–3282, Sept. 2023.
- [2] T. Kim, B. Kim, and J. Roh, "A 54 nA quiescent current capless LDO with 39dB PSRR at 1 MHz using a load-tracking bandwidth extension technique," *IEEE Trans. Circuits Syst. II Exp. Briefs*, vol. 71, no. 3, pp. 1556–1560, Mar. 2023.
- [3] Y. Zhang, Q. Ge, and Y. Zeng, "A 0.6 VIN 100 mV dropout capacitor-less LDO with 220 nA IQ for energy harvesting system," *Micromachines*, vol. 14, no. 5, p. 998, May 2023.
- [4] H. Fan, L. Feng, X. Diao, X. Xie, C. Wang, G. Li, Q. Wei, F. Qiao, Q. Feng, and E. Bonizzoni, "A fast transient LDO regulator featuring high PSRR over 100-kHz frequency range with adaptive dynamic biasing and current mode feed-forward amplifier," *IEEE Trans. Circuits Syst. II: Exp. Briefs*, vol. 71, no. 4, pp. 1764–1768, Apr. 2024.
- [5] Y. Li, Z. Li, L. Qian, X. Wang, and Z. Zhu, "A low quiescent current fast transient LDO regulator with segmented pass transistors," *IEEE Trans. Circuits Syst. II: Exp. Briefs*, vol. 72, no. 1, pp. 13–17, Jan. 2024.
- [6] V. Baghbani Khezerlu, M. Yavari, and M. Mojarad, "A low-power high-precision low-dropout regulator for biomedical implants," *Proc. Int. Conf. Electrical Engineering (ICEE)*, pp. 1–5, Jun. 2022.
- [7] M. Moradian and M. Yavari, "A low-power high-gain low-dropout regulator for implantable biomedical applications," *Circuits, Systems, and Signal Processing*, vol. 40, pp. 5705–5723, 2021.
- [8] M. Moradian and M. Yavari, "A push-pull FVF based LDO voltage regulator with slew rate enhancement at the gate of power transistor," *Microelectronics Journal*, vol. 122, pp. 105389 Feb. 2022.
- [9] J. Silva-Martinez, X. Liu, and D. Zhou, "Recent advances on linear low-dropout regulators," *IEEE Trans. Circuits Syst. II: Exp. Briefs*, vol. 68, no. 2, pp. 568–572, Feb. 2021.
- [10] L. J. Du, Y. Yang, Y. Chen, G. Xie, and X. Cheng, "An ultra-low quiescent current CMOS low-dropout regulator with small output voltage variations," *Journal of Power and Energy Engineering*, vol. 2, pp. 477–482, Apr. 2014.
- [11] M. M. El-Khatib, "Design of low quiescent current LDO voltage regulator for portable electronic devices," *Journal of Engineering Science and Military Technologies*, vol. 3, no. 2,

pp. 91–96, Sept. 2019.

- [12] N. Zachos, V. Gogolou, and T. Noulis, “A fully integrated 1.8 V low-power LDO regulator with dynamic transient control for SoC applications,” *Electronics*, vol. 13, no. 23, p. 4734, Nov. 2024.
- [13] Y. Zhang, J. Cai, J. Chen, and Y. Yin, “A 640 nA IQ output-capacitor-less low dropout (LDO) regulator with sub-threshold slew-rate enhancement for narrow band Internet of Things (NB-IoT) applications,” *Micromachines*, vol. 15, no. 8, p. 1019, Aug. 2024.
- [14] Ó. Pereira-Rial, P. López, and J. M. Carrillo, “0.6-V VIN 7.0-nA IQ 0.75-mA IL CMOS capacitor-less LDO for low-voltage micro-energy-harvested supplies,” *IEEE Trans. Circuits Syst. I: Reg. Papers*, vol. 69, no. 2, pp. 599–610, Feb. 2022.
- [15] K.-C. Woo and B.-D. Yang, “A 0.35 V 90 nA quiescent current output-capacitor-less NMOS low-dropout regulator using a coarse-fine charge-pump circuit,” *IEEE Trans. Circuits Syst. II: Exp. Briefs*, vol. 67, no. 12, pp. 3118–3122, Dec. 2020.
- [16] Y. Engür and M. Shoaran, “A 0.21-ps FOM capacitor-less analog LDO with dual-range load current for biomedical applications,” *arXiv preprint arXiv:2310.18998*, Oct. 2023.
- [17] N. Zachos, V. Gogolou, and T. Noulis, “A fully integrated 1.8 V low-power LDO regulator with dynamic transient control for SoC applications,” *Electronics*, vol. 13, no. 23, p. 4734, Nov. 2024.

Abstract

In this thesis, the design and simulation of an ultra-low-power low-dropout (LDO) linear regulator are presented, with the main objective of achieving nanoampere-level quiescent current and stable operation at very low supply voltages. The proposed structure is specifically developed for applications such as Internet of Things (IoT) devices, wireless sensors, biomedical implants, and energy harvesting systems, where reducing standby power consumption plays a crucial role in extending the system lifetime.

In the proposed design, a body modulation technique without employing an additional amplifier is utilized to reduce the transistor threshold voltage and enable operation under low supply conditions. Furthermore, by employing adaptive power transistors, the circuit topology dynamically switches between a two-stage and a three-stage structure depending on the load. As a result, stability is maintained while the transient response is significantly improved.

Simulation results in the Cadence environment demonstrate that the designed LDO, despite having a dropout voltage of approximately 100 mV, is capable of maintaining quiescent current in the range of a few hundred nanoamperes. The circuit performance has been evaluated in terms of line and load regulation, current efficiency, power supply rejection (PSR), loop stability, and transient response. The obtained results confirm the high efficiency of the proposed design. These features indicate that the presented structure can serve as an effective solution for integrated and low-power systems.

Keywords:

Ultra-low quiescent current, low-dropout linear regulator, energy harvesting, PSR, transient response



**Amirkabir University of Technology
(Tehran Polytechnic)**

Electrical Engineering Department

BSc Thesis

**Design of a Low-Quiescent-Current LDO Voltage
Regulator for IoT Applications**

**By
Mohammad Amin Hadizade**

**Supervisor
Dr.Mohammad Yavari**

September 2025