



Amirkabir University of Technology
(Tehran Polytechnic)

Department of Electrical Engineering

Ph.D. Dissertation

**Design of Low Power Phased-Array Receiver with
Digital Adjustment in 60 GHz Frequency Band**

By:

Majid Yaghoobi Zanjani

Advisors:

Dr. Mohammad Yavari

Dr. Hassan Ghafoorifard

Co-Advisor:

Dr. Shahriar Mirabbasi

Summer 2019



دانشگاه صنعتی امیرکبیر
(پلی تکنیک تهران)

دانشکده مهندسی برق

رساله دکتری
(گرایش الکترونیک)

طراحی گیرنده آرایه فازی با توان مصرفی پایین و قابلیت تنظیم
دیجیتال در باند فرکانسی ۶۰ گیگاهرتز

نگارش

مجید یعقوبی زنجانی

استادان راهنما

دکتر محمد یآوری

دکتر حسن غفوری فرد

استاد مشاور

دکتر شهریار میرعباسی

تابستان ۱۳۹۸

بِسْمِ اللَّهِ الرَّحْمَنِ الرَّحِيمِ

به نام خدا



برگ ارزیابی دفاع نهایی رساله دکتری

شماره:

تاریخ:

شماره دانشجویی: ۹۴۱۲۳۹۰۵

نام و نام خانوادگی: مجید یعقوبی زنجانی

دانشکده: مهندسی برق

رشته و گرایش تحصیلی: برق - الکترونیک

عنوان رساله: طراحی گیرنده آرایه فازی با توان مصرفی پائین و قابلیت تنظیم دیجیتال در باند فرکانسی ۶۰ گیگاهرتز

شروع دوره: مهر ۹۲

تاریخ دفاع: ۹۸/۹/۱۵

تاریخ تصویب پیشنهاد رساله: ۱۳۹۴/۱۱/۱۲

هیات داوران	نام و نام خانوادگی	کد انفرماتیک	رتبه علمی	نمره	امضاء
استاد راهنمای اول	دکتر یازری	۱۱۳۳۵	دانشیار	۱۹/۵	
استاد راهنمای دوم	دکتر غفوری فرد	۱۰۱۴۴	استاد	۱۹/۵	
استاد مشاور اول	دکتر میرعباسی				
نماینده تحصیلات تکمیلی دانشگاه	دکتر عبدی پور	۱۰۲۴۰	استاد	۱۹/۵	
داور داخلی اول	دکتر ممزی	۱۵۶۶۱	استادیار	۱۹/۵	
داور داخلی دوم	دکتر عبدی پور	۱۰۲۴۰	استاد	۱۹/۵	
داور خارجی اول	دکتر فنوت	۱۴۶۸۷	دانشیار	۱۹/۵	
داور خارجی دوم	دکتر شیخایی	۱۴۱۴۷	استادیار	۱۹/۵	

میانگین نمرات هیئت داوران

میانگین نمرات: میانگین نمرات هیئت داوران (۱۸.۵۱ - ۲۰) بسیار خوب (۱۸.۵۰ - ۱۷.۰۱) خوب (۱۷.۰۰ - ۱۶.۰۱) قابل قبول (۱۶.۰۰ - ۱۵.۰۰) غیر قابل قبول کمتر از ۱۵.۰۰

نمره نهایی (از ۲۰)	به عدد	به حروف
۱۹/۵	۱۹/۵	نوزده و پنج

صورتحساب دفاع و سایر مدارک به بیوست می‌باشد.

معاون تحصیلات تکمیلی و پژوهشی دانشکده:

امضاء و مهر:

مدیر تحصیلات تکمیلی دانشگاه:

مهر و امضاء:

تأیید کارشناس:

به نام خدا



تعهدنامه اصالت اثر

تاریخ:

اینجانب مجید یعقوبی زنجانی متعهد می‌شوم که مطالب مندرج در این رساله حاصل کار پژوهشی اینجانب تحت نظارت و راهنمایی اساتید دانشگاه صنعتی امیرکبیر بوده و به دستاوردهای دیگران که در این پژوهش از آنها استفاده شده است مطابق مقررات و روال متعارف ارجاع و در فهرست منابع و مآخذ ذکر گردیده است. این رساله قبلاً برای احراز هیچ مدرک هم‌سطح یا بالاتر ارائه نگردیده است.

در صورت اثبات تخلف در هر زمان، مدرک تحصیلی صادر شده توسط دانشگاه از درجه اعتبار ساقط بوده و دانشگاه حق پیگیری قانونی خواهد داشت.

کلیه نتایج و حقوق حاصل از این رساله متعلق به دانشگاه صنعتی امیرکبیر می‌باشد. هرگونه استفاده از نتایج علمی و عملی، واگذاری اطلاعات به دیگران یا چاپ و تکثیر، نسخه برداری، ترجمه و اقتباس از این رساله بدون موافقت کتبی دانشگاه صنعتی امیرکبیر ممنوع است. نقل مطالب با ذکر مآخذ بلامانع است.

مجید یعقوبی زنجانی

امضا

تقدیم به:

پدر، مادر و خواهر عزیزم

تشکر و قدردانی:

از استادان فرهیخته، آقای دکتر محمد یآوری و آقای دکتر حسن غفوری فرد و آقای دکتر شهریار میرعباسی که در راه انجام این پژوهش مرا از مساعدت‌های علمی و عملی خود بهره‌مند ساختند، تشکر می‌نمایم. ضمن آنکه از اساتید ممتحن این رساله آقای دکتر علی فتوت احمدی، آقای دکتر صمد شیخایی، آقای دکتر عبدالعلی عبدی‌پور و آقای دکتر محسن معزی تشکر و قدردانی می‌نمایم. همچنین از دو ست خوبم جناب آقای مهندس میلاد حقی که در فرآیند ساخت تراشه‌ها و اندازه‌گیری آنها اینجانب را همراهی کردند، تشکر می‌کنم. از استادان راهنمای اینجانب در دوره‌های کارشناسی ارشد و کارشناسی، دکتر علی مدی، دکتر صمد شیخایی و دکتر محسن جلالی که مرا با دنیای مدارات مجتمع آشنا نمودند و تجربیات علمی و صنعتی خود را در اختیار اینجانب قرار دادند، تشکر می‌نمایم. در آخر از دوستان عزیزم، دکتر مسعود مقدادی، دکتر امیر نیک پیک و دکتر امیررضا علیزاده و اعضای آزمایشگاه مدار مجتمع که در دوران دکتری همراه اینجانب بودند، قدردانی می‌کنم.

چکیده

امروزه نیاز به انتقال داده با سرعت بالا و حجم زیاد به صورت بی‌سیم وجود دارد که راهکارهای در نظر گرفته شده از جمله پهنای باندهای تخصیص داده شده به همراه مدولاسیون‌های مختلف، پاسخگوی این نیازها در آینده نمی‌باشد. برای حل این مشکل، پهنای باندهای وسیع‌تری لازم است که فرکانس‌های موج میلیمتری برای آن در نظر گرفته شده است. از آنجایی که طراحی مدارات الکترونیک در این فرکانس‌ها دارای چالش‌های بسیاری زیادی است، معماری‌های خاصی برای فرستنده و گیرنده در نظر گرفته می‌شود تا این چالش‌ها تسهیل گردند. از جمله این معماری‌ها می‌توان به ساختار آرایه فازی اشاره کرد که شامل چندین فرستنده و گیرنده است. این معماری باعث افزایش نسبت سیگنال به نویز در گیرنده و افزایش توان ارسالی در فرستنده می‌گردد. به دلیل تعدد فرستنده و گیرنده در این معماری، نیاز به مدارات الکترونیکی کم مصرف می‌باشد تا بتوان از آن در افزاره‌های قابل حمل استفاده نمود.

در این رساله، برای کاهش توان مصرفی، ساختاری جدید برای تغییر فاز به کمک مسیر رادیویی و نوسان ساز ارائه شده است تا تلفات مسیر فرکانس رادیویی کاهش یابد. در این ساختار، بخشی از بلوک تغییر دهنده فاز که شامل بیت‌های ۹۰ و ۱۸۰ درجه است، بدون استفاده از چرخاننده و درون‌یاب فاز در مسیر نوسان ساز پیاده سازی شده است و مابقی آن در مسیر فرکانس رادیویی قرار می‌گیرد. همچنین در مدارات فعال گیرنده، روش بالک ایزوله برای خنثی کردن اثر خازنهای پارازیتیک و افزایش بهره ذاتی ترانزیستورها ارائه شده است که باعث کاهش تعداد طبقات مورد نیاز برای بهره و توان مصرفی می‌شود.

در این رساله گیرنده طراحی شده برای باند فرکانسی ۵۶ تا ۶۶ گیگاهرتز شامل بلوکهای تقویت کننده کم نویز، تغییر دهنده فاز، میکسر، انتخابگر فاز، نوسانگر متعامد و تقویت کننده با بهره متغیر می‌باشد. برای راستی آزمایی ساختار پیشنهادی و تکنیک مداری ارائه شده، یک گیرنده و یک تقویت کننده کم نویز در تکنولوژی TSMC CMOS 65nm ساخته شده است. نتایج اندازه گیری نشان می‌دهد که تراشه گیرنده دارای بهره توان ۱۴/۸۵ dB و عدد نویز ۵/۷ dB می‌باشد. این گیرنده شامل ۶ بیت برای تغییر فاز است که خطای RMS فاز آن در حدود ۳/۵° و دقت ۵/۶۲۵° می‌باشد و ۵ بیت برای تغییر بهره با دقت ۰/۲۵ dB و خطای RMS بهره ۰/۴۵ dB می‌باشد. مصرف توان این گیرنده ۵۰ mW می‌باشد و مساحت تراشه بدون در نظر گرفتن پدها ۰/۹۳ mm² است. نتایج اندازه‌گیری برای تراشه تقویت کننده کم نویز نشان می‌دهد که بهره توان ۱۲/۸ dB، عدد نویز ۳/۸ dB و توان مصرفی آن ۸/۸ mW است. مساحت تراشه بدون در نظر گرفتن پدها ۰/۲۳ mm² می‌باشد. کاهش توان مصرفی و مساحت تراشه به همراه عدم پیچیدگی زیاد در گیرنده از مزایای ساختار پیشنهادی و تکنیک بالک ایزوله می‌باشد.

واژه‌های کلیدی:

آرایه فازی، گیرنده‌ی فرکانس بالا، موج میلیمتری، تقویت کننده کم نویز، تغییر دهنده فاز، میکسر، نوسانگر متعامد، تقویت کننده با بهره متغیر، تکنولوژی نانو متر CMOS.

فهرست مطالب

۱	فصل ۱: مقدمه
۱-۱-۱	انگیزه و چالشها.....
۲-۱	دستاوردهای رساله.....
۳-۱	ساختار رساله.....
۴	فصل ۲: گیرنده‌های آرایه فازی در فرکانسهای موج میلیمتری
۴-۱-۲	مبانی سیستم‌های آرایه فازی.....
۶-۱-۱-۲	روابط حاکم بر سیستمهای آرایه فازی.....
۶-۱-۲	رابطه تعداد آنتن‌های آرایه با نویز و توان مصرفی.....
۸-۱-۲	کاربردهای سیستم‌های آرایه فازی.....
۹-۱-۲	چالشهای سیستم‌های آرایه فازی.....
۱۰-۲	ساختارهای گیرنده آرایه فازی.....
۱۰-۲-۱	تغییر فاز در مسیر فرکانس رادیویی.....
۱۱-۲-۲	تغییر فاز در مسیر نوسان‌ساز محلی.....
۱۲-۲-۲	تغییر فاز در مسیر فرکانس میانی یا باند پایه.....
۱۳-۲-۲	تغییر فاز در حوزه دیجیتال.....
۱۳-۲-۲	مقایسه ساختارهای گیرنده آرایه فازی.....
۱۴-۲	پیشینه پژوهشی گیرنده‌های آرایه فازی.....
۱۵-۳-۲	تغییر فاز در مسیر فرکانس رادیویی.....
۱۷-۳-۲	تغییر فاز در مسیر نوسان‌ساز محلی.....
۲۰-۳-۲	تغییر فاز در مسیر فرکانس میانی یا باند پایه.....
۲۱-۲	پیشینه پژوهشی تقویت‌کننده کم نویز.....
۲۳-۲	پیشینه پژوهشی تغییردهنده فاز در مسیر فرکانس رادیویی.....
۲۶-۲	پیشینه پژوهشی تقویت‌کننده بهره متغیر.....
۲۹	فصل ۳: ساختار سیستمی و طراحی مداری گیرنده پیشنهادی
۲۹-۱-۳	مقدمه.....
۳۰-۱-۱-۳	ساختار مناسب گیرنده آرایه فازی.....
۳۰-۱-۳	نوع تغییردهنده فاز و بازه تغییر فاز.....
۳۱-۱-۳	نقشه فرکانسی.....

- ۳-۲- ساختار پیشنهادی گیرنده آرایه فازی کم توان ۳۲
- ۳-۲-۱- معادلات حاکم بر گیرنده آرایه فازی پیشنهادی ۳۴
- ۳-۲-۲- بودجه گیرنده پیشنهادی و شبیه سازی سیستمی ۳۶
- ۳-۳- تقویت کننده کم نویز ۳۹
- ۳-۳-۱- تکنیک بالک ایزوله ۴۰
- ۳-۳-۲- انتخاب اندازه و بایاس بهینه برای بیشینه بهره موجود ۴۶
- ۳-۳-۳- روند طراحی مداری تقویت کننده کم نویز ۴۷
- ۳-۳-۴- روند طراحی جانمایی تقویت کننده کم نویز ۴۸
- ۳-۳-۵- شبیه سازی EM و نتایج آن ۵۰
- ۳-۳-۶- خازن های فلز-اکسید-فلز (MOM) ۵۲
- ۳-۴- تغییردهنده فاز مسیر رادیویی ۵۷
- ۳-۴-۱- بهبود تلفات سوئیچ ۵۷
- ۳-۴-۲- طراحی مداری تغییردهنده فاز به همراه روابط آن ۵۹
- ۳-۴-۳- طراحی جانمایی تغییردهنده فاز ۶۱
- ۳-۴-۴- نتایج شبیه سازی EM ۶۱
- ۳-۵- میکسر و تغییردهنده فاز مسیر نوسان ساز محلی ۶۳
- ۳-۵-۱- میکسر ۶۴
- ۳-۵-۲- نوسان ساز متعامد ۶۵
- ۳-۵-۳- انتخابگر فاز ۶۸
- ۳-۵-۴- جانمایی میکسر و نوسان ساز متعامد ۶۸
- ۳-۶- تقویت کننده بهره متغیر ۷۰
- ۳-۶-۱- بررسی ساختار هدایت جریان ۷۰
- ۳-۶-۲- تحلیل تطبیق ورودی و خروجی ۷۲
- ۳-۶-۳- روند طراحی مدار تقویت کننده بهره متغیر هدایت جریانی ۷۴
- ۳-۶-۴- طراحی جانمایی تقویت کننده بهره متغیر هدایت جریانی ۷۶
- ۳-۶-۵- نتایج شبیه سازی EM ۷۷
- ۳-۷- جانمایی نهایی گیرنده پیشنهادی ۷۹
- ۳-۸- بررسی مشکلات پیاده سازی چند عنصر بر روی یک تراشه ۷۹
- ۳-۸-۱- اثر ترویج میان عنصرها ۷۹
- ۳-۸-۲- نشت نوسان سازهای محلی در سطح تراشه ۸۰

فصل ۴: نتایج اندازه‌گیری تراشه‌های ساخته شده

۸۲

۱-۴- تراشه تقویت کننده کم نویز..... ۸۲

۲-۴- تراشه گیرنده آرایه فازی کم مصرف..... ۸۶

۳-۴- مقایسه گیرنده پیشنهادی با گیرنده مرسوم..... ۹۴

۱-۳-۴- تغییردهنده فاز سوئیچ شونده ۶ بیتی..... ۹۵

۲-۳-۴- مقایسه گیرنده‌ها..... ۹۷

فصل ۵: نتیجه‌گیری و ارائه پیشنهادات

۱۰۱

۱-۵- نتیجه‌گیری..... ۱۰۱

۲-۵- پیشنهادات..... ۱۰۲

۳-۵- فهرست مقالات منتج از رساله..... ۱۰۳

پیوست (الف)

۱۰۴

مراجع

۱۰۷

فهرست شکل‌ها

- شکل (۲-۱): نحوه عملکرد سیستم آرایه فازی..... ۵
- شکل (۲-۲): نمودار تغییرات نسبت سیگنال به نویز بر حسب تعداد آنتن در آرایه [5]..... ۸
- شکل (۲-۳): ساختار تغییر فاز در مسیر فرکانس رادیویی الف) غیرفعال ب) فعال..... ۱۱
- شکل (۲-۴): ساختار تغییر فاز در مسیر نوسان ساز محلی..... ۱۲
- شکل (۲-۵): ساختار تغییر فاز در مسیر فرکانس میانی یا باند پایه..... ۱۲
- شکل (۲-۶): ساختار تغییر فاز در حوزه دیجیتال..... ۱۳
- شکل (۲-۷): ساختار یک عنصر از گیرنده [7] با تغییردهنده فاز در مسیر فرکانس رادیویی..... ۱۵
- شکل (۲-۸): ساختار یک عنصر از گیرنده [8] با تغییردهنده فاز انعکاسی در مسیر فرکانس رادیویی..... ۱۶
- شکل (۲-۹): ساختار گیرنده با تغییردهنده فاز سری و موازی در مسیر فرکانس رادیویی [9]..... ۱۶
- شکل (۲-۱۰): ساختار مفهومی گیرنده و فرستنده اشتراکی با بلوک تغییردهنده فاز در مسیر فرکانس رادیویی [2]..... ۱۷
- شکل (۲-۱۱): ساختار گیرنده با انتخابگر فاز در مسیر نوسان ساز محلی [6]..... ۱۸
- شکل (۲-۱۲): نحوه تغییر فاز در مسیر نوسان ساز محلی به کمک درون یاب فاز [13]..... ۱۹
- شکل (۲-۱۳): نحوه تغییر فاز در مسیر نوسان ساز محلی به کمک نوسان ساز قفل شونده تزریقی [16]..... ۱۹
- شکل (۲-۱۴): ساختار مفهومی تغییردهنده فاز در باند پایه به روش دکارتی [5]..... ۲۰
- شکل (۲-۱۵): افزایش بهره به روش ترانسفورماتور فیدبکی خنثی ساز [22]..... ۲۲
- شکل (۲-۱۶): ساختار کسکود الف) با سلف سری ب) با سلف موازی در گره کسکود..... ۲۲
- شکل (۲-۱۷): ساختار مصرف جریان دوباره DC به همراه سلف و خازن مورد نیاز..... ۲۳
- شکل (۲-۱۸): ساختار تغییردهنده فاز به صورت بازتابی و سوئیچ شونده در [31]..... ۲۴
- شکل (۲-۱۹): ساختار تغییردهنده فاز مدولاتور برداری [40]..... ۲۵
- شکل (۲-۲۰): مدار تقویت کننده بهره متغیر با روش تغییر ولتاژ گیت کسکود در [45]..... ۲۷
- شکل (۲-۲۱): خنثی سازی اثر خازن پارازیتیکی ترانزیستور هدایت جریان به کمک سلف سری [31]..... ۲۸
- شکل (۳-۱): ساختار پیشنهادی برای گیرنده آرایه فازی..... ۳۲
- شکل (۳-۲): نحوه تغییر فاز در ساختار پیشنهادی..... ۳۳
- شکل (۳-۳): نحوه جاروب زاویه تابش..... ۳۸
- شکل (۳-۴): خروجی جمع کننده در فرکانس ۲۰ گیگاهرتز بر حسب زاویه تابش..... ۳۸

- شکل (۳-۵): خروجی جمع کننده بر حسب زاویه تابش با تنظیم تغییردهنده‌های فاز برای زاویه تابش ۳۰، ۴۵، ۶۰ و ۷۵ درجه. ۳۹
- شکل (۳-۶): جانمایی ترانزیستور NMOS از نوع RF در تکنولوژی CMOS. ۴۰
- شکل (۳-۷): مدل سیگنال کوچک ترانزیستور NMOS از نوع RF در تکنولوژی CMOS. ۴۱
- شکل (۳-۸): (الف) مدل سیگنال کوچک مدار کسکود (ب) مدل سیگنال کوچک ساده شده مدار کسکود با مقاومت بالک صفر (ج) مدل سیگنال کوچک ساده شده مدار کسکود با مقاومت بالک. ۴۲
- شکل (۳-۹): بیشینه بهره موجود بر حسب مقاومت بالک مدار کسکود در فرکانس ۶۰ گیگاهرتز. ۴۴
- شکل (۳-۱۰): مدل لچ آپ برای ترانزیستورهای RF به همراه مقاومت بالک. ۴۵
- شکل (۳-۱۱): ترانزیستور NMOS به همراه دیودهای پارازیتیک با اعمال سیگنال بزرگ (الف) مثبت (ب) منفی. ۴۵
- شکل (۳-۱۲): مدار تقویت کننده کسکود برای استخراج بیشینه بهره موجود. ۴۶
- شکل (۳-۱۳): کانتورهای بیشینه بهره موجود (dB) و امپدانس خروجی (Ω) در فرکانس ۶۰ گیگاهرتز. ۴۷
- شکل (۳-۱۴): شماتیک مدار تقویت کننده کم نویز با مصرف توان کم. ۴۸
- شکل (۳-۱۵): جانمایی مدار تقویت کننده کم نویز با مصرف توان کم. ۴۹
- شکل (۳-۱۶): نحوه اتصال ترانزیستورهای موازی. ۵۰
- شکل (۳-۱۷): مدل EM تکنولوژی 65nm CMOS. ۵۱
- شکل (۳-۱۸): نتایج شبیه سازی S-parameter تقویت کننده کم نویز. ۵۲
- شکل (۳-۱۹): ساختار خازن‌های MOM (الف) IPW (ب) Woven (ج) PSW (د) MLS (ه) VB. ۵۴
- شکل (۳-۲۰): مقدار خازن و ضریب کیفیت خازن‌های MOM (الف) IPW (ب) Woven (ج) PSW (د) MLS (ه) VB. ۵۵
- شکل (۳-۲۱): مقایسه مدل EM انواع خازن‌های MOM (الف) خازن (ب) ضریب کیفیت. ۵۶
- شکل (۳-۲۲): تغییر دهنده فاز از نوع سوئیچ شونده، (ب) حالت اول (ج) حالت دوم. ۵۸
- شکل (۳-۲۳): سوئیچ و خازن‌های پارازیتیک آن. ۵۸
- شکل (۳-۲۴): کانتورهای تلفات سوئیچ (dB) و ایزولاسیون سوئیچ (dB) در فرکانس ۶۰ گیگاهرتز. ۵۹
- شکل (۳-۲۵): تلفات سوئیچ بر حسب مقاومت سری در گیت R_G ۶۰
- شکل (۳-۲۶): تغییر دهنده فاز ۴ بیتی از نوع سوئیچ شونده. ۶۱
- شکل (۳-۲۷): جانمایی تغییر دهنده فاز ۴ بیتی از نوع سوئیچ شونده. ۶۲
- شکل (۳-۲۸): (الف) حالت‌های فاز نسبی (ب) تلفات و RMS خطای فاز و تلفات. ۶۳

- شکل (۳-۲۹): الف) تطبیق ورودی ب) تطبیق خروجی تغیردهنده فاز برای ۱۶ حالت مختلف. ۶۳
- شکل (۳-۳۰): ساختار تغیردهنده فاز مسیر نوسان ساز محلی. ۶۳
- شکل (۳-۳۱): مدار میکسر دو گیتی. ۶۵
- شکل (۳-۳۲): نتایج شبیه سازی میکسر الف) بهره تبدیل و نویز DSB ب) ایزولا سیون پورت به پورت ج) تطبیق ورودی. ۶۶
- شکل (۳-۳۳): نوسان ساز متعامد به همراه مدار هسته اصلی. ۶۶
- شکل (۳-۳۴): نتایج شبیه سازی نوسان ساز متعامد الف) دامنه هر ۴ خروجی ب) فاز هر ۴ خروجی ج) دامنه تفاضلی د) فاز تفاضلی ه) نویز فاز تفاضلی و) دامنه تفاضلی زمانی. ۶۷
- شکل (۳-۳۵): مدار انتخابگر فاز. ۶۸
- شکل (۳-۳۶): جانمایی میکسر، نوسان ساز و انتخابگر فاز. ۶۹
- شکل (۳-۳۷): نمای نزدیک از جانمایی هسته نوسان ساز، بافرها و سوئیچ های انتخابگر فاز. ۷۰
- شکل (۳-۳۸): مدار سیگنال کوچک تقویت کننده بهره متغیر هدایت جریانی. ۷۱
- شکل (۳-۳۹): نحوه تطبیق ورودی و خروجی در تقویت کننده. ۷۲
- شکل (۳-۴۰): مدار سیگنال کوچک تقویت کننده بهره متغیر هدایت جریانی. ۷۳
- شکل (۳-۴۱): ادمیتانس نسبی الف) ورودی ب) خروجی. ۷۳
- شکل (۳-۴۲): کانتورهای بیشینه بهره موجود (dB) و امپدانس خروجی (Ω) در فرکانس ۲۰ گیگاهرتز. ۷۵
- شکل (۳-۴۳): مدار تقویت کننده بهره متغیر هدایت جریانی ۵ بیتی. ۷۵
- شکل (۳-۴۴): جانمایی تقویت کننده بهره متغیر هدایت جریانی ۵ بیتی. ۷۶
- شکل (۳-۴۵): نحوه جانمایی ترانزیستورهای اصلی و هدایت جریانی. ۷۷
- شکل (۳-۴۶): نتایج شبیه سازی تقویت کننده بهره متغیر. ۷۸
- شکل (۳-۴۷): جانمایی نهایی گیرنده پیشنهادی. ۸۱
- شکل (۴-۱): مدار تقویت کننده کم نویز ساخته شده. ۸۳
- شکل (۴-۲): تراشه تقویت کننده کم نویز ساخته شده. ۸۴
- شکل (۴-۳): نحوه اندازه گیری تراشه تقویت کننده کم نویز ساخته شده. ۸۴
- شکل (۴-۴): نتایج اندازه گیری شده تقویت کننده کم نویز الف) بهره توانی و نویز فیگر ب) تطبیق ورودی و خروجی و ایزولا سیون. ۸۵
- شکل (۴-۵): بلوک دیاگرام گیرنده ساخته شده. ۸۷
- شکل (۴-۶): بالن فعال استفاده شده در گیرنده. ۸۷

- شکل (۴-۷): پلی فیز فیلتر استفاده برای تولید فازهای متعامد. ۸۷.....
- شکل (۴-۸): میکسر ساخته شده در گیرنده. ۸۸.....
- شکل (۴-۹): تراشه گیرنده ساخته شده. ۸۸.....
- شکل (۴-۱۰): نحوه اندازه گیری تراشه گیرنده ساخته شده. ۸۸.....
- شکل (۴-۱۱): محیط اندازه گیری تراشه گیرنده. ۹۰.....
- شکل (۴-۱۲): نتایج S-parameter اندازه گیری شده برای گیرنده. ۹۰.....
- شکل (۴-۱۳): حالت های مختلف فاز اندازه گیری شده برای گیرنده. ۹۱.....
- شکل (۴-۱۴): حالت های مختلف بهره اندازه گیری شده برای گیرنده. ۹۱.....
- شکل (۴-۱۵): نتایج خطای RMS فاز و بهره. ۹۲.....
- شکل (۴-۱۶): خطای فاز و بهره اندازه گیری شده در فرکانس مرکزی. ۹۳.....
- شکل (۴-۱۷): تغییردهنده فاز ۶ بیتی از نوع سوئیچ شونده. ۹۵.....
- شکل (۴-۱۸): جانمایی تغییردهنده فاز ۶ بیتی از نوع سوئیچ شونده. ۹۶.....
- شکل (۴-۱۹): الف) حالت های فاز نسبی ب) تلفات و RMS خطای فاز. ۹۷.....
- شکل (۴-۲۰): الف) تطبیق ورودی ب) تطبیق خروجی تغییردهنده فاز برای ۶۴ حالت مختلف. ۹۷.....
- شکل (۴-۲۱): ساختار گیرنده الف) پیشنهادی، ب) مرسوم حالت اول ج) مرسوم حالت دوم د) مرسوم حالت سوم. ۹۸.....
- شکل الف- ۱): مدل بستر تکنولوژی 65nm CMOS به همراه لایه های آن. ۱۰۵.....
- شکل الف- ۲): جانمایی یک نمونه سلف در تکنولوژی 65nm CMOS. ۱۰۶.....

فهرست جدول‌ها

- جدول (۱-۲): تفاوت سیستم‌های آرایه فازی در گذشته و امروز..... ۹
- جدول (۲-۲): مزایا و معایب ساختارهای گیرنده آرایه فازی..... ۱۴
- جدول (۱-۳): مقایسه تلفات تغییردهنده‌های فاز برای نوع بازتابی و سوئیچ شونده..... ۳۱
- جدول (۲-۳): پارامترهای بلوکهای تشکیل دهنده گیرنده پیشنهادی..... ۳۷
- جدول (۳-۳): مقایسه پارامترهای خازنهای MOM..... ۵۶
- جدول (۴-۳): گام‌های بهره بر حسب بیت..... ۷۱
- جدول (۱-۴): مقایسه تقویت کننده کم نویز با دیگر تقویت کننده‌های اخیر..... ۸۵
- جدول (۲-۴): مقایسه گیرنده آرایه فازی پیشنهادی با دیگر گیرنده‌های آرایه اخیر..... ۹۴
- جدول (۳-۴): مقایسه تقویت کننده بهره متغیر با دیگر تقویت کننده‌های اخیر..... ۹۵
- جدول (۴-۴): مقایسه مشخصات گیرنده پیشنهادی و گیرنده مرسوم در حالت‌های مختلف..... ۹۹
- جدول (۵-۴): مقایسه مشخصات گیرنده پیشنهادی و گیرنده مرسوم در حالت‌های مختلف..... ۱۰۰

فهرست اختصارات

ADS	Advance Design System
CFP	Ceramic Flat Pack
DSB	Double Side Band
EIRP	Effective Isotropic Radiated Power
EM	ElectroMagnetic
FoM	Figure of Merit
GSG	Ground-Signal-Ground
IPW	Interdigitated Parallel Wires
LNA	Low Noise Amplifier
KCL	Kirchhoff's Circuit Law
MIM	Metal-Insulator-Metal
MLS	Multi Layer Sandwich
MOM	Metal-Oxide-Metal
MSB	Most Significant Bit
NF	Noise Figure
PCB	Printed Circuit Board
PSW	Parallel Stack Wires
RMS	Root Mean Square
VB	Vertical Bar
VGA	Variable Gain Amplifier

واژه نامه

Parasitic Extraction (PEX) Tools	ابزارهای استخراج پارازیتیک
Phased Array	آرایه فازی
Portable Devices	افزاره‌های قابل حمل
Network Analyzer	تحلیلگر شبکه
Overhead	بالا سری
Substrate	بستر
Native	بومی
Maximum Available Gain	بیشینه بهره موجود (قابل دسترس)
Null Beams	پرتوهای پوچ (خنثی)
Coverage Metal Density	چگالی فلز پوششی
Direct Conversion	تبدیل مستقیم
Phase Shifter	تغییردهنده فاز
Phase-inverting Variable Gain Amplifier	تقویت کننده بهره متغیر معکوس کننده فاز
Single-ended	تک سر
Fine Tuning	تنظیم ریز
Coarse Tuning	تنظیم درشت
Effective Isotropic Radiated Power	توان تشعشعی همگرای موثر
Layout	جانمایی
Eddy Current	جریانهای گردابی
Combiner	جمع کننده
Well	چاه
Triple-well	سه چاهی (چاه سه گانه)
Phase Rotator	چرخاننده فاز
Fringe Capacitor	خازن لبه
Transformer Feedbacked Neutralizer	خنثی ساز ترانسفورماتوری از نوع فیدبک
Self Reference	خود مرجع
Phase Interpolator	درون یاب فاز
Cartesian	دکارتی
Woven	دوخته شده

Dual Gate	دوگیتی
Intrinsic	ذاتی
Multi Layer Sandwich	ساندویچ چند لایه‌ای
Triple-well	سه چاهی
Image Signal	سیگنال تصویر
Parallel Stacked Wires	سیم‌های انباشته موازی
Interdigitated Parallel Wires	سیم‌های موازی شانه‌ای
Self Resonance Frequency	فرکانس خود رزونانس
Metal-Oxide-Metal	فلز-اکسید-فلز
Metal-Insulator-Metal	فلز-عایق-فلز
Shannon's Law	قانون شانن
Electromagnetic	الکترومغناطیس
Grating Lobes	لوب‌های کناری
Element	عنصر
Vector Modulator	مدولاتور برداری
Modulation	مدولاسیون
Conjugated	مزدوج
Edge Mesh	مش لبه
Current Reuse	مصرف دوباره جریان
Figure of Merit	معیار شایستگی
Planar wave	موج مسطح
Double Balanced Mixer	میکسر متوازن دوتایی
Vertical Bars	میله‌های عمودی
Incoherent	ناهمدوس
Injection-Locked Oscillator	نوسان ساز قفل شونده تزریقی
Reflective-Type	نوع بازتابی (انعکاسی)
Switched-Type	نوع سوئیچ شونده
Current-Steering	هدایت جریان
Coherent	همدوس

مراجع

- [1] A. M. Niknejad, H. Hashemi, *mm-Wave Silicon Technology 60 GHz and Beyond*, Springer, 2008.
- [2] B. Min, *SiGe CMOS Millimeter-Wave Integrated Circuits and Wafer-Scale Packaging for Phased Array Systems*, Ph.D. Dissertation, University of Michigan, 2008.
- [3] X. Guan, *Microwave Integrated Phased Array Receivers in Silicon*, Ph.D. Dissertation, California Institute of Technology, 2008.
- [4] A. Natarajan, *Millimeter-Wave Phased Arrays in Silicon*, Ph.D. Dissertation, California Institute of Technology, 2007.
- [5] L. Kong, *Energy-Efficient 60GHz Phased-Array Design for Multi-Gbs Communication Systems*, Ph.D. Dissertation, University of California at Berkeley, 2012.
- [6] A. Komijani, *Microwave Integrated Phased Array Transmitters in Silicon*, Ph.D. Dissertation, California Institute of Technology, 2006.
- [7] S. Y. Kim, O. Inac, C.-Y. Kim, D. Shin, and G. M. Rebeiz, "A 76–84-GHz 16-Element Phased-Array Receiver with a Chip-Level Built-In Self-Test System," *IEEE Trans. on Microwave Theory and Techniques*, vol. 61, no. 8, pp. 3083-3098, Aug. 2013.
- [8] A. Natarajan, S. K. Reynolds, M.-D. Tsai, S. T. Nicolson, J.-H. Conan Zhan, D. G. Kam, D. Liu, Y.-L. Oscar Huang, A. Valdes-Garcia, and B. A. Floyd, "A Fully-Integrated 16-Element Phased-Array Receiver in SiGe BiCMOS for 60-GHz Communications," *IEEE J. Solid-State Circuits*, vol. 46, no. 5, pp. 1059-1075, May 2011..
- [9] A. Natarajan, B. Floyd, A. Hajimiri, "A Bidirectional RF-Combining 60GHz Phased-Array Front-End," in *IEEE International Solid-State Circuits Conference*, San Francisco, CA, 2007.
- [10] M. Boers, B. Afshar, I. Vassiliou, S. Sarkar, S. T. Nicolson, E. Adabi, B. G. Perumana, T. Chalvatzis, S. Kavvadias, P. Sen, W. L. Chan, A. H.-T. Yu, A. Parsa, M. Nariman, S. Yoon, A. G. Besoli, C. A. Kyriazidou, G. Zochios, J. A. Castaneda, T. Sowlati, M, "A 16TX/16RX 60 GHz 802.11ad Chipset with Single Coaxial Interface and Polarization Diversity," *IEEE J. Solid-State Circuits*, vol. 49, no. 12, pp. 3031-3045, Dec. 2014.
- [11] E. Cohen, M. Ruberto, M. Cohen, O. Degani, S. Ravid, and D. Ritter, "A CMOS Bidirectional 32-Element Phased-Array Transceiver at 60 GHz With LTCC Antenna," *IEEE Transactions on Microwave Theory and Techniques*, vol. 61, no. 3, pp. 1359 - 1375, 2013.
- [12] H. Krishnaswamy, A. Valdes-Garcia, L. Jie-Wei, "A silicon-based, all-passive, 60 GHz, 4-element, phased-array beamformer featuring a differential, reflection-type phase shifter," in *IEEE International Symposium on Phased Array Systems and Technology*, Waltham, MA, 2010.

- [13] A. Natarajan, A. Komijani, X. Guan, A. Babakhani and A. Hajimiri, "A 77-GHz Phased-Array Transceiver With On-Chip Antennas in Silicon: Transmitter and Local LO-Path Phase Shifting," *IEEE Journal of Solid-State Circuits*, vol. 41, no. 12, pp. 2807-2819, Dec. 2006.
- [14] L. Wu, A. Li, and H. C. Luong, "A 4-Path 42.8-to-49.5 GHz LO Generation with Automatic Phase Tuning for 60 GHz Phased-Array Receivers," *IEEE J. Solid-State Circuits*, vol. 48, no. 10, pp. 2309-2322, Oct. 2013.
- [15] L. Wu, H. F. Leung, A. Li, and H. C. Luong, "A 4-Element 60-GHz CMOS Phased-Array Receiver with Beamforming Calibration," *IEEE Trans. on Circuits and Systems I: Regular Papers*, vol. 64, no. 3, pp. 642-652, Mar. 2017.
- [16] N. Ebrahimi, P.-Y. Wu, M. Bagheri, and J. F. Buckwalter, "A 71–86-GHz Phased Array Transceiver Using Wideband Injection-Locked Oscillator Phase Shifters," *IEEE Trans. on Microwave Theory and Techniques*, vol. 65, no. 2, pp. 346-361, Feb. 2017.
- [17] L. Kong, D. Seo and E. Alon, "A 50mW-TX 65mW-RX 60GHz 4-element phased-array transceiver with integrated antennas in 65nm CMOS," in *2013 IEEE International Solid-State Circuits Conference Digest of Technical Papers*, San Francisco, CA, 2013, pp. 234-235.
- [18] S. Kundu and J. Paramesh, "A Compact, Supply-Voltage Scalable 45–66 GHz Baseband-Combining CMOS Phased-Array Receiver," *IEEE Journal of Solid-State Circuits*, vol. 50, no. 2, pp. 527-542, Feb. 2015.
- [19] V. Szortyka, K. Raczkowski, M. Kuijk and P. Wambacq, "A Wideband Beamforming Lowpass Filter for 60 GHz Phased-Array Receivers," *IEEE Transactions on Circuits and Systems I: Regular Papers*, vol. 62, no. 9, pp. 2324-2333, Sept. 2015.
- [20] V. Szortyka, K. Raczkowski, M. Kuijk and P. Wambacq, "A 42mW wideband baseband receiver section with beamforming functionality for 60GHz applications in 40nm low-power CMOS," in *IEEE Radio Frequency Integrated Circuits Symposium*, Montreal, QC, 2012, pp. 261-264.
- [21] Z. Li, C. Wang, Q. Li and Z. Wang, "60 GHz low-power LNA with high $gm \times Rout$ transistor stages in 65 nm CMOS," *Electronics Letters*, vol. 53, no. 4, pp. 279-281, Feb. 2017.
- [22] K.-J. Kim, S.-h. Lee, S. Park and K.-H. Ahn, "60 GHz CMOS gain-boosted LNA with transformer feedbacked neutraliser," *Electronics Letters*, vol. 51, no. 18, pp. 1461-1462, Aug. 2015.
- [23] E. Cohen, O. Degani, and D. Ritter, "A wideband gain-boosting 8mW LNA with 23dB gain and 4dB NF in 65nm CMOS process for 60 GHz applications," in *IEEE Radio Frequency Integrated Circuits Symposium (RFIC)*, Montreal, QC, Canada, pp. 207-210, Jul. 2012.
- [24] J.H. Lee and Y.S. Lin, "3.88 dB NF 60 GHz CMOS UWB LNA with small group-delay-variation," *Electronics Letters*, vol. 49, no. 7, pp. 472-474, Apr. 2013.
- [25] S. Zehir and G. M. Rebeiz, "A wideband 60 GHz LNA with 3.3 dB minimum noise figure," in *IEEE MTT-S International Microwave Symposium (IMS)*, Honolulu, HI, pp. 1969-1971, Oct. 2017.

- [26] H.-C. Kuo and H.-R. Chuang, "A 60-GHz high-gain, low-power, 3.7-dB noise-figure low-noise amplifier in 90-nm CMOS," in *European Microwave Integrated Circuit Conference*, Nuremberg, pp. 584-587, Dec. 2013..
- [27] D. Fritsche, G. Tretter, C. Carta, and F. Ellinger, "Millimeter-Wave Low-Noise Amplifier Design in 28-nm Low-Power Digital CMOS," *IEEE Transactions on Microwave Theory and Techniques*, vol. 63, no. 6, pp. 1910-1922, Jun. 2015.
- [28] C.-Y. Lin, L.-W. Chu, and M.-D. Ker, "ESD Protection Design for 60-GHz LNA with Inductor-Triggered SCR in 65-nm CMOS Process," *IEEE Trans. on Microwave Theory and Techniques*, vol. 60, no. 3, pp. 714-723, Mar. 2012.
- [29] T. B. Kumar, K. Ma, and K. S. Yeo, "A 60-GHz Coplanar Waveguide-Based Bidirectional LNA in SiGe BiCMOS," *IEEE Microwave and Wireless Components Letters (MWC)*, vol. 27, no. 8, pp. 742-744, Aug. 2017.
- [30] Y. Yu, P. G.M Baltus, and A. H. M van Roermund, *Integrated 60GHz RF Beamforming in CMOS*, Netherlands: Springer, 2011.
- [31] C.-H. Yu, P.-H. Lo, J.-Y. Lyu, H.-C. Kuo, and H.-R. Chuang, "Integrated 60-GHz CMOS variable-gain low-noise amplifier and full 360° phase shifter for phased-array RF receiving system," in *IEEE 14th Topical Meeting on Silicon Monolithic Integrated Circuits in RF Systems*, Newport Beach, CA, 2014.
- [32] Y. Wu, C.-C. Chou, W.-Y. Ruan, C.-H. Yu, S.-C. Huang, and H.-R. Chuang, "60-GHz CMOS 2×2 artificial-magnetic-conductor monopole on-chip antenna array for phased-array RF receiving system," in *IEEE Antennas and Propagation Society International Symposium*, Memphis, TN, 2014.
- [33] K. Han, H. Cui, X. Sun and J. Zhang, "The design of a 60 GHz low loss hybrid phase shifter with 360 degree phase shift," in *14th International Symposium on Communications and Information Technologies (ISCIT)*, Incheon, pp. 551-554,2014.
- [34] F. Meng, K. Ma, K. S. Yeo and S. Xu, "A 57-to-64-GHz 0.094-mm25-bit Passive Phase Shifter in 65-nm CMOS," *IEEE Transactions on Very Large Scale Integration (VLSI) Systems*, vol. 24, no. 5, pp. 1917-1925, May 2016.
- [35] F. Meng, K. Ma, K. S. Yeo, S. Xu, C. C. Boon and W. M. Lim, "Miniaturized 3-bit Phase Shifter for 60 GHz Phased-Array in 65 nm CMOS Technology," *IEEE Microwave and Wireless Components Letters*, vol. 24, no. 1, pp. 50-52, Jan. 2014.
- [36] W. Li, Y. Chiang, J. Tsai, H. Yang, J. Cheng and T. Huang, "60-GHz 5-bit Phase Shifter With Integrated VGA Phase-Error Compensation," *IEEE Transactions on Microwave Theory and Techniques*, vol. 61, no. 3, pp. 1224 - 1235, Mar. 2013.
- [37] B. Biglarbegan, M. Nezhad-Ahmadi, M. Fakharzadeh and S. Safavi-Naeini, "A Wideband 90° continuous phase shifter for 60GHz phased array transceiver in 90nm CMOS technology," in *European Microwave Integrated Circuits Conference (EuMIC)*, Rome, pp. 479-482,2009.
- [38] B. Biglarbegan, M. R. Nezhad-Ahmadi, M. Fakharzadeh and S. Safavi-Naeini, "Millimeter-Wave Reflective-Type Phase Shifter in CMOS Technology," *IEEE Microwave and Wireless Components Letters*, vol. 19, no. 9, pp. 560 - 562, Sept. 2009.
- [39] W.H. Woods, A. Valdes-Garcia, H. Ding, and J. Rascoe, "CMOS millimeter wave phase shifter based on tunable transmission lines," in *IEEE Custom Integrated Circuits Conference*, San Jose, CA, 2013.

- [40] Y. Yu, P. G. M. Baltus, A. de Graauw, E. van der Heijden, C. S. Vaucher and A. H. M. van Roermund, "A 60 GHz Phase Shifter Integrated With LNA and PA in 65 nm CMOS for Phased Array Systems," *IEEE Journal of Solid-State Circuits*, vol. 45, no. 9, pp. 1697 - 1709, Sept. 2010.
- [41] S. Lin, K. B. Ng, H. Wong, K. M. Luk, S. S. Wong and A. S. Y. Poon, "A 60GHz digitally controlled RF beamforming array in 65nm CMOS with off-chip antennas," in *IEEE Radio Frequency Integrated Circuits Symposium*, Baltimore, MD, pp. 1-4, 2011.
- [42] F. Aryanfar, L. Kong, D. Patil and C. Werner, "A compact, scalable 60GHz active phase shifter and combiner in 28nm CMOS," in *IEEE MTT-S International Microwave Symposium Digest (MTT)*, Seattle, WA, pp. 1-3, 2013.
- [43] B. Razavi, RF Microelectronics, 2nd Ed., New Jersey: Prentice Hall, 2011.
- [44] M. Elkholy, S. Shakib, J. Dunworth, V. Aparin, and K. Entesari, "A Wideband Variable Gain LNA With High OIP3 for 5G Using 40-nm Bulk CMOS," *IEEE Microwave and Wireless Components Letters*, vol. 28, no. 1, pp. 64-66, Jan. 2018..
- [45] J.-H. Tsai, J.-W. Wang, and C.-H. Wu, "V-band variable gain amplifier with low phase variation using 90-nm CMOS technology," *Microwave and Optical Technology Letters*, vol. 56, no. 8, pp. 1946-1949, Aug. 2014.
- [46] H.-C. Yeh, S. Aloui, C.-C. Chiong, and H. Wang, "A Wide Gain Control Range V-Band CMOS Variable-Gain Amplifier with Built-In Linearizer," *IEEE Trans. on Microwave Theory and Techniques*, vol. 61, no. 2, pp. 902 - 913, Feb. 2013.
- [47] Z. Li, X. Liu, and Y. Zhuang, "A 12–27 GHz SiGe BiCMOS VGA with phase shift variation compensation," *Microelectronics Journal*, vol. 70, no. 12, pp. 97-106, Dec. 2017.
- [48] S. Lee, J. Park, and S. Hong, "A Ka-Band Phase-Compensated Variable-Gain CMOS Low-Noise Amplifier," *IEEE Microwave and Wireless Components Letters*, vol. 29, no. 2, pp. 131-133, Feb. 2019.
- [49] C.-Y. Hsieh, J.-C. Kao, J.-J. Kuo, and K.-Y. Lin, "A 57–64 GHz low-phase-variation variable-gain amplifier," in *IEEE MTT-S International Microwave Symposium Digest*, Montreal, QC, Canada, Jun. 2012.
- [50] D.-S. Siao, J.-C. Kao, and H. Wang, "A 60 GHz Low Phase Variation Variable Gain Amplifier in 65 nm CMOS," *IEEE Microwave and Wireless Components Letters*, vol. 24, no. 7, pp. 457-459, Jul. 2014.
- [51] Y. Wang, C.-N. Chen, Y.-C. Wu, and H. Wang, "An E-Band Variable Gain Low Noise Amplifier in 90-nm CMOS Process Using Body-Floating and Noise Reduction Techniques," in *13th European Microwave Integrated Circuits Conference (EuMIC)*, pp. 277-280, Sept. 2018.
- [52] Y. Yi, D. Zhao, and X. You, "A Ka-band CMOS Digital-Controlled Phase-Invariant Variable Gain Amplifier with 4-bit Tuning Range and 0.5-dB Resolution," in *IEEE Radio Frequency Integrated Circuits Symposium (RFIC)*, pp. 152-155, Jun. 2018.
- [53] A. Bevilacqua and A. M. Niknejad, "An ultrawideband CMOS low-noise amplifier for 3.1-10.6-GHz wireless receivers," *IEEE J. Solid-State Circuits*, vol. 39, no. 12, p. 2259–2268, Dec. 2004.

- [54] K. Gharibdoust, N. Mousavi, M. Kalantari, M. Moezzi, and A. Medi, "A fully integrated 0.18 μ m-CMOS transceiver chip for X-band phased-array systems," *IEEE Trans. Microw. Theory Techn.*, vol. 60, no. 7, p. 2192–2202, Jul. 2012.
- [55] A. R. Dehqan, S. Toofan and H. Lotfi, "Floating Bulk Cascode Class-E Power Amplifier," *IEEE Transactions on Circuits and Systems II: Express Briefs*, vol. 66, no. 4, pp. 537-541, April 2019.
- [56] M. Stockinger and R. Secareanu, "Unexpected Latch-Up Through CMOS Triple-Well Structures," *IEEE Trans. on Device and Materials Reliability*, vol. 15, no. 3, pp. 272-279, Sept. 2015.
- [57] N.-C. Chen, P.-Y. Chou, H. Graeb, and M. P.-H. Lin, "High-density MOM capacitor array with novel mortise-tenon structure for low-power SAR ADC," in *IEEE Design, Automation & Test in Europe Conference & Exhibition (DATE)*, Lausanne, Mar. 2017..
- [58] R. Aparicio and A. Hajimiri, "Capacity Limits and Matching Properties of Integrated Capacitors," *IEEE J. Solid-State Circuits*, vol. 37, no. 3, pp. 384-393, Mar. 2002.
- [59] J. Shi, A. Sidelnicov, K. W. J. Chew, M. S. Chin, C. Schippel, J. M. M. dos Santos, F. Schlaphof, L. Meinshausen, J. R. Long, and D. L. Harame , "Evolution and Optimization of BEOL MOM Capacitors Across Advanced CMOS Nodes," in *IEEE European Solid-State Device Research Conference*, Sept. 2018.
- [60] B. Wang, H. Gao, A. R. van Dommele, M. K. Matters-Kammerer and P. G. M. Baltus, "60-GHz Low-Noise VGA and Interpolation-Based Gain Cell in a 40-nm CMOS Technology," *IEEE Transactions on Microwave Theory and Techniques*, vol. 67, no. 2, pp. 518-532, Feb. 2019.
- [61] Y. Chai, Y. Liang, L. Li, and T. Cui, "A 60-GHz CMOS Broadband LNA with Low-K Transformer-Based Matching Networks," in *International Conference on Microwave and Millimeter Wave Technology (ICMMT)*, Chengdu, pp. 1-3,2018.
- [62] K. Khalaf, K. Vaesen, S. Brebels, G. Mangraviti, M. Libois,W. Van Thillo, P. Wambacq, "A 60-GHz 8-Way Phased-Array Front-End With T/R Switching and Calibration-Free Beamsteering in 28-nm CMOS," *IEEE Journal of Solid-State Circuits*, vol. 53, no. 7, pp. 2001-2011, July 2018.
- [63] M. Tabesh, J. Chen, C. Marcu, L. Kong, S. Kang, A. M. Niknejad, and E. Alon, "A 65 nm CMOS 4-Element Sub-34 mW/Element 60 GHz Phased-Array Transceiver," *IEEE J. Solid-State Circuits*, vol. 46, no. 12, pp. 3018-3032, Dec. 2011.
- [64] F. D. Baumgratz, H. Li, F. Tavernier, S. Bampi, and C. E. Saavedra, "A 0.4--3.3 GHz low-noise variable gain amplifier with 35 dB tuning range, 4.9 dB NF, and 40 dBm IIP2," *Circuits, Systems, and Signal Processing*, vol. 94, no. 1, pp. 9-17, Jan. 2018.

Abstract

The demand for high data rate in wireless communication and high-volume data applications such as high-definition video streaming, wireless local area networks (WLANs) and wireless personal area networks (WPANs) has been on the rise. The wide available global spectrum in the unlicensed 60 GHz band, is very promising for such applications.

Design of integrated circuits operating at millimeter-wave (mm-wave) frequencies has several challenges including achieving a reasonably high gain, low noise, high efficiency, and high output power. Some of these challenges can be alleviated by technology improvements, while others may be worsened. For example, the product of gain and bandwidth increases as the technology scales down, while the output power decreases. Also, some of these challenges can be accommodated by using a proper transceiver architecture. Beamforming or phased-array architecture is a popular technique that is used for increasing the gain and output signal-to-noise ratio (SNR). In this structure, the outputs of several transceivers are constructively combined in order to increase the overall gain, output power, and SNR in a specific direction. The main drawback of these systems is their power consumption due to the large number of elements used in the array. Therefore, if the power consumption of each transceiver is minimized, more of them can be used in the structure and the technique becomes viable for portable devices.

This thesis presents a millimeter-wave (mm-wave) phased-array receiver front-end with compact size and low-power consumption. A combination of local oscillator (LO) and radio frequency (RF) phase-shifting scheme is used to reduce the power consumption and RF path loss. Moreover, in the implementation of active circuits, a bulk isolation technique is used to achieve a higher power gain with a minimum number of stages. This technique is also utilized in the RF path phase shifter switches to mitigate the loss. To validate the proposed architecture, a 56-to-66 GHz phased-array receiver front-end is fabricated in a 65-nm bulk CMOS process. Based on the measurement results, the receiver achieves a power gain of ~ 14.85 dB and a minimum noise figure (NF) of 5.7 dB. The measured average RMS phase and gain errors are $\sim 3.5^\circ$ and ~ 0.45 dB, respectively. The input 1-dB compression point (P_{-1dB}) of the receiver chain is about -19 dBm. The complete receiver, including active balun and required buffers (excluding the LO), consumes ~ 50 mW from a 1-V supply and excluding the pads occupies a silicon area of 0.93 mm².

Also, this thesis presents a low-power small-footprint low-noise amplifier (LNA) that operates over the frequency band of 55 to 64 GHz. Using a resistor between bulk and substrate (ground) nodes, these two nodes are isolated. This bulk isolation technique is introduced to achieve the maximum gain of the transistor at the desired frequency band. Also, a methodology is proposed to determine the optimal size of transistors to achieve the maximum possible gain. As a proof-of-concept, the proposed LNA is fabricated in a 65-nm bulk CMOS process, and the design features 12.8 ± 0.5 dB power gain and an average noise figure (NF) of 3.8 dB. The output 1-dB compression point of the LNA is -6 dBm. The LNA consumes 8.8 mW from a 1-V supply and excluding the pads occupies a silicon area of 0.23 mm².

Reducing power consumption and chip area, as well as lower design complexity are some significant points of the proposed receiver.

Key words: Beamforming, CMOS, low-power, LO path phase shifting, RF path phase shifting, millimeter-wave, phased-array receivers.



Amirkabir University of Technology
(Tehran Polytechnic)

Department of Electrical Engineering

Ph.D. Dissertation

**Design of Low Power Phased-Array Receiver with
Digital Adjustment in 60 GHz Frequency Band**

By:

Majid Yaghoobi Zanjani

Advisors:

Dr. Mohammad Yavari

Dr. Hassan Ghafoorifard

Co-Advisor:

Dr. Shahriar Mirabbasi

Summer 2019