



University of Zanjan
Faculty of Engineering
Department of Electrical Engineering

A thesis presented for the degree of
Ph.D. in Electrical Engineering

Digital Calibration of SAR Analog-to-Digital Converters

By

Hamidreza Mafi

Supervisors

Mostafa Yargholi

Mohammad Yavari

Advisor

Shahriar Mirabbasi

August 2019



دانشگاه سبزگان

دانشکده مهندسی

گروه مهندسی برق

پایان نامه جهت دریافت درجه دکتری (Ph.D.)

در مهندسی برق - الکترونیک

کالیبراسیون دیجیتال برای مبدل‌های آنالوگ به دیجیتال SAR

تحقیق و نگارش:

حمیدرضا مافی

اساتید راهنما:

دکتر مصطفی یارقلی

دکتر محمد یآوری

استاد مشاور:

دکتر شهریار میرعباسی

شهریور ۹۸





شماره : 1/41449 / م
تاریخ : 1398/05/01

صورتحاصله دفاع از پایان نامه دکترا

با تاییدات خداوند متعال و با استعانت از حضرت ولی عصر (عج) جلسه دفاع از پایان نامه دکترا

آقای : حمیدرضا مافی رشته: مهندسی برق گرایش الکترونیک - 94452105

تحت عنوان: کالیبراسیون دیجیتال برای مبدل‌های آنالوگ به دیجیتال SAR

در تاریخ 1398/06/07 با حضور هیات محترم داوران در دانشگاه زنجان برگزار گردید و نظر هیات داوران به شرح زیر می باشد:

قبول (با درجه: عالی) امتیاز: ۲۰ (-----) دفاع مجدد مردود

- 1- علمی (19-20)
- 2- سایر خوب (18-99/18)
- 3- خوب (16-99/17)
- 4- قابل قبول (14-99/15)

عضو هیات داوران	نام و نام خانوانگی	مرتبه علمی	امضاء
استاد راهنما	مصطفی یارقلی	دانشیار	
استاد راهنما	محمد یاورى	دانشیار	
استاد مشاور	شهریار میر عباسی	استاد	
استاد داور	محمد مصطفوی	استادیار	
استاد داور	سیروس طوفان	دانشیار	
استاد داور	حسین شمسی	دانشیار	

دکتر افشین توکلی
مدیر تحصیلات تکمیلی و استعدادهای درخشان



دکتر سید مرتضی حسینی
معاون آموزشی و تحصیلات تکمیلی دانشکده مهندسی





تعهدنامه اصالت اثر

اینجانب حمیدرضا مافی متعهد می شوم که مطالب مندرج در این پایان نامه با عنوان "کالیبراسیون دیجیتال برای مبدل آنالوگ به دیجیتال SAR" حاصل کار پژوهشی اینجانب است و به دستاوردهای پژوهشی دیگران که در این پژوهش از آنها استفاده شده است، مطابق مقررات ارجاع و در فهرست منابع و مآخذ ذکر گردیده است. این پایان نامه قبلاً برای احراز هیچ مدرک هم سطح یا بالاتر ارائه نشده است. در صورت اثبات تخلف (در هر زمان) مدرک تحصیلی صادر شده توسط دانشگاه از اعتبار ساقط خواهد شد. کلیه حقوق مادی و معنوی این اثر متعلق به دانشگاه زنجان می باشد.

حمیدرضا مافی

امضا

تقدیم

به یاد پدر گرانقدرم، به مادر عزیزم تقدیم می‌نمایم.

تقدیر و تشکر

از زحمات و راهنمایی‌های اساتید ارجمند جناب آقای دکتر یارقلی و جناب آقای دکتر
یاوری و جناب آقای دکتر میرعباسی تقدیر و تشکر می‌نمایم.

چکیده

در این رساله، ابتدا راهکار پیشنهادی برای بهبود تفکیک‌پذیری مبدل خطلوله‌ای ارائه شده است. در روش پیشنهادی، از توزیع آماری ولتاژ باقی‌مانده برای تخمین پیوسته خطای بهره و غیرخطینگی مرتبه سوم ناشی از تقویت‌کننده باقی‌مانده استفاده شده است. در راهکار ارائه شده، این خطاها در حوزه دیجیتال جبران‌سازی شده‌اند. برای تخمین و جبران‌سازی خطاها، روش پیشنهادی توزیع آماری سیگنال باقی‌مانده دیجیتال را ارزیابی و تصحیح می‌نماید. نتایج شبیه‌سازی برای مبدل خطلوله‌ای ۱۲ بیت آورده شده است. بر اساس شبیه‌سازی‌ها، تعداد نمونه‌های دیجیتال مورد نیاز برای هم‌گرایی تقریباً برابر با 5×10^6 است. با جبران‌سازی توسط الگوریتم پیشنهادی، SNDR از ۴۹/۹ به ۷۰/۹ دسی‌بل افزایش می‌یابد.

در ادامه پژوهش، روش پیشنهادی مبتنی بر آمار برای تصحیح عدم‌تطبیق آفست، بهره، و انحراف زمان‌بندی میان زیرمبدل‌ها در مبدل جاسازی در زمان ارائه شده است. در راهکار ارائه شده، عدم‌تطبیق آفست‌ها و بهره در حوزه دیجیتال اندازه‌گیری و تصحیح شده و نیز عدم‌تطبیق انحراف زمان‌بندی در حوزه دیجیتال اندازه‌گیری شده و در حوزه آنالوگ تصحیح می‌گردد. با استفاده از این راهکار، SNDR و SFDR مبدل، به ترتیب، از ۳۳/۷ و ۳۴/۵ دسی‌بل قبل از جبران‌سازی به ۶۱ و ۷۰/۲ دسی‌بل بعد از جبران‌سازی بهبود یافته‌اند.

در نهایت، راهکار پیشنهادی برای بهبود عملکرد مبدل SAR پیش‌بین ارائه شده است. بدین منظور، یک ساختار چندنرخه برای غبله بر محدودیت سرعت بخش دیجیتال مبدل SAR پیش‌بین ارائه شده و راهکاری برای افزایش تفکیک‌پذیری این مبدل با جبران‌سازی هم‌زمان خطاهای ناشی از عدم‌تطبیق خازنی پیشنهاد شده است. مبدل SAR با ساختار پیشنهادی در حالت تکنرخه دارای SFDR و SNDR، به ترتیب، برابر با ۶۳ و ۵۵/۴ دسی‌بل بدون جبران‌سازی عدم‌تطبیق خازنی و برابر با ۸۴/۷ و ۶۹/۳ دسی‌بل به همراه جبران‌سازی را داراست. همچنین، مبدل پیشنهادی مختلط دارای SFDR و SNDR، به ترتیب، برابر با ۶۶/۳ و ۵۳/۹ دسی‌بل بدون جبران‌سازی عدم‌تطبیق خازنی و برابر با ۸۲/۳ و ۶۹/۱ دسی‌بل به همراه جبران‌سازی می‌باشد. در نهایت، مبدل پیشنهادی در حالت چندنرخه SFDR و SNDR، به ترتیب، برابر با ۶۲/۷ و ۵۵ دسی‌بل بدون جبران‌سازی عدم‌تطبیق خازنی و برابر با ۸۶/۳ و ۷۳/۳ دسی‌بل به همراه جبران‌سازی را داراست.

کلیدواژه‌ها: مبدل‌های آنالوگ به دیجیتال، جبران‌سازی، سیستم‌های تطبیقی، عدم‌تطبیق، پیش‌بینی.

فهرست مطالب

فصل ۱ پیش‌گفتار.....	۱
۱-۱ انگیزه این پژوهش.....	۲
۲-۱ هدف از این رساله.....	۵
۳-۱ ساختار این رساله.....	۶
فصل ۲ مبدل‌های آنالوگ به دیجیتال.....	۷
۱-۲ تبدیل آنالوگ به دیجیتال.....	۸
۲-۲ آهنگ نمونه‌برداری.....	۸
۱-۲-۲ تفکیک‌پذیری مبدل آنالوگ به دیجیتال.....	۹
۲-۲-۲ ملاحظات نمونه‌بردار در مبدل آنالوگ به دیجیتال.....	۱۲
۳-۲-۲ ملاحظات ساعت در مبدل آنالوگ به دیجیتال.....	۱۴
۴-۲-۲ آفست، بهره و خطای نویز.....	۱۵
۵-۲-۲ مشخصه ایستای مبدل آنالوگ به دیجیتال.....	۱۶
۶-۲-۲ مشخصه پویای مبدل آنالوگ به دیجیتال.....	۱۸
۳-۲ ضریب شایستگی مبدل‌های آنالوگ به دیجیتال.....	۲۰
۴-۲ مروری بر مبدل‌های آنالوگ به دیجیتال.....	۲۳
۱-۴-۲ مبدل آنالوگ به دیجیتال فلش.....	۲۵
۲-۴-۲ مبدل‌های آنالوگ به دیجیتال خطلوله‌ای.....	۲۶
۳-۴-۲ مبدل‌های آنالوگ به دیجیتال فرانمونه‌بردار و شکل‌دهی نویز.....	۳۰
۴-۴-۲ راه‌کار جاسازی در زمان (TI).....	۳۳
فصل ۳ بهبود دیجیتالی تفکیک‌پذیری مبدل آنالوگ به دیجیتال خطلوله‌ای.....	۳۸
۱-۳ مروری بر راهکارهای جبران‌سازی دیجیتالی نقص‌های تقویت‌کننده باقی‌مانده.....	۳۹
۲-۳ بررسی مختصر نحوه تصحیح خطا و ویژگی‌های آماری مورد استفاده.....	۴۱

- ۳-۳ راهکار پیشنهادی برای تخمین در حوزه دیجیتال ۴۷
- ۳-۳-۱ روش تخمین خطای بهره ۴۸
- ۳-۳-۲ روش تخمین غیرخطینگی مرتبه سوم پیشنهادی ۵۰
- ۳-۳-۳ ساختار کامل و پیاده‌سازی الگوریتم تخمین ۵۴
- ۳-۴ نتایج شبیه‌سازی و بحث ۵۶
- ۳-۴-۱ محدودیت سیگنال ورودی ۶۱
- ۳-۴-۲ سایر نقص‌های موجود در مبدل خطلوله‌ای ۶۱
- ۳-۴-۳ نتیجه‌گیری و مقایسه با روش‌های مشابه ۶۲
- فصل ۴ مبدل آنالوگ به دیجیتال ثبت تقریب‌های متوالی و راهکارهای بهبود عملکرد آن ۶۴
- ۴-۱ ساختار مبدل آنالوگ به دیجیتال ثبت تقریب‌های متوالی ۶۶
- ۴-۲ محدودیت‌های اصلی در مبدل‌های آنالوگ به دیجیتال ۷۰
- ۴-۲-۱ مبدل دیجیتال به آنالوگ و عدم تطبیق خازن‌ها ۷۰
- ۴-۲-۲ ملاحظات مربوط به مقایسه‌گر ۷۱
- ۴-۲-۳ ملاحظات مربوط به بخش نمونه‌بردار ۷۶
- ۴-۳ راهکارهای بهبود عملکرد مبدل آنالوگ به دیجیتال ثبت تقریب‌های متوالی ۷۸
- ۴-۳-۱ بهبود تفکیک‌پذیری با فرانمونه‌برداری و شکل‌دهی خطای کوانتش ۷۹
- ۴-۳-۲ بهبود عدم تطبیق خازن‌ها با راهکارهای فرانمونه‌برداری و شکل‌دهی خطا ۸۱
- ۴-۳-۳ افزایش آهنگ نمونه‌برداری با راهکار زیرشاخه ۸۲
- ۴-۳-۴ افزایش آهنگ نمونه‌برداری با روش چند بیت بر گام ۸۳
- ۴-۳-۵ افزایش آهنگ نمونه‌برداری با روش خطلوله‌ای ۸۵
- ۴-۳-۶ کاهش پیچیدگی آرایه خازنی با روش پل خازنی ۸۶
- ۴-۳-۷ جبران عدم تطبیق آرایه خازنی با استفاده از کالیبراسیون ۸۸
- ۴-۳-۸ افزایش آهنگ نمونه‌برداری با روش جاسازی در زمان ۹۰
- ۴-۴ روش پیشنهادی برای بهبود تفکیک‌پذیری مبدل جاسازی در زمان ۹۱
- ۴-۴-۱ مروری بر راهکارهای جبران‌سازی عدم تطبیق در مبدل جاسازی در زمان ۹۱
- ۴-۴-۲ راهکار پیشنهادی برای جبران‌سازی عدم تطبیق در مبدل جاسازی در زمان ۹۳

۱۰۱ ۳-۴-۴ نتایج شبیه‌سازی
۱۰۴ ۴-۴-۴ نتیجه‌گیری و مقایسه با کارهای مشابه
فصل ۵ راهکارهای پیشنهادی مبتنی بر پیش‌بینی برای بهبود دیجیتالی عملکرد مبدل آنالوگ به دیجیتال	
۱۰۶ SAR
۱۰۷ ۱-۵ مروری بر مبدل‌های ثابت تقریب‌های متوالی با راهکار پیش‌بین
۱۱۲ ۲-۵ ساختار پیشنهادی برای مبدل ثابت تقریب‌های متوالی پیش‌بین
۱۱۷ ۳-۵ مبدل پیشنهادی پیش‌بین SAR مختلط
۱۲۱ ۴-۵ پیاده‌سازی بلوکی با راهکار چندنرخ
۱۲۴ ۵-۵ بهبود تفکیک‌پذیری با استفاده از جبران‌سازی عدم تطبیق خازن‌ها
۱۲۷ ۶-۵ ساختار کامل مبدل پیشنهادی
۱۲۸ ۷-۵ نتایج شبیه‌سازی
۱۲۹ ۱-۷-۵ شبیه‌سازی برای حالت تک‌نرخ
۱۳۳ ۲-۷-۵ شبیه‌سازی برای مبدل پیش‌بین SAR مختلط
۱۳۸ ۳-۷-۵ شبیه‌سازی برای حالت چندنرخ
۱۴۳ ۸-۵ بحث و نتیجه‌گیری
فصل ۶ نتیجه‌گیری و پیشنهادات	
۱۴۶ ۱-۶ نتیجه‌گیری از رساله
۱۴۸ ۲-۶ پیشنهادات برای کارهای آینده
۱۴۹ پیوست‌ها
۱۵۰ پیوست ۱ تصدیق صحت مدل رفتاری مبدل پیش‌بین توسط طرح مداری
۱۶۳ پیوست ۲ پایداری پالاینده‌های ADPM

فهرست جدول‌ها

- جدول ۱-۳ ضرایب تقویت‌کننده باقی‌مانده و اندازه پله‌ها. ۵۶
- جدول ۲-۳ مقایسه روش پیشنهادی با راهکارهای مشابه برای جبران‌سازی مبدل خط‌لوله‌ای. ۶۳
- جدول ۱-۴ مقایسه روش پیشنهادی با راهکارهای مشابه برای جبران‌سازی عدم‌تطبیق در مبدل TI-ADC. ۱۰۵
- جدول ۱-۵ مقایسه مبدل پیشنهادی SAR پیش‌بین با مبدل‌های مشابه. ۱۴۳

فهرست شکل‌ها

- شکل ۱-۲ ساختار عمومی مبدل آنالوگ به دیجیتال ۸
- شکل ۲-۲ (الف): توزیع احتمالی خطای کوانتس، (ب): چگالی طیف توان سیگنال دیجیتال خروجی ۱۱
- شکل ۳-۲ ساختار عمومی مبدل آنالوگ به دیجیتال ۱۱
- شکل ۴-۲ مدل ساده شده بخش نمونه‌بردار ۱۳
- شکل ۵-۲ ساعت مبدل آنالوگ به دیجیتال در حالت‌های ایده‌آل، با لرزش‌های تصادفی، و انحراف زمانی ۱۵
- شکل ۶-۲ منحنی مشخصه مبدل آنالوگ به دیجیتال (الف): با آفست، (ب): با خطای بهره ۱۶
- شکل ۷-۲ ساختار عمومی مبدل آنالوگ به دیجیتال به همراه آفست، خطای بهره، خطای کوانتس و نویز حرارتی ۱۶
- شکل ۸-۲ منحنی مشخصه ورودی و خروجی مبدل آنالوگ به دیجیتال، (الف): با تفکیک‌پذیری بالا، (ب): با تفکیک‌پذیری ۳ بیت ۱۷
- شکل ۹-۲ نمونه‌ای از خطای غیرخطی تفاضلی (DNL) و خطای غیرخطی تجمعی (INL) اندازه‌گیری شده در [۷] ۱۸
- شکل ۱۰-۲ نمونه‌ای از FFT اندازه‌گیری شده برای اندازه‌گیری SFDR و SNDR در [۷] ۱۸
- شکل ۱۱-۲ بررسی مشخصه‌های پویای مبدل ارائه شده در مرجع [۷] ۱۹
- شکل ۱۲-۲ نسبت توان مصرفی به آهنگ نمونه‌برداری بر حسب SNDR [۴۲] ۲۰
- شکل ۱۳-۲ کارآمدی مبدل‌های آنالوگ به دیجیتال بر اساس ضریب شایستگی FOMs [۴۵] ۲۲
- شکل ۱۴-۲ شمار انواع مهم مبدل‌های داده منتشر شده در بین سال‌های ۱۹۹۷ و ۲۰۱۴ در همایش‌های ISSCC و VLSI [۴۳] ۲۴
- شکل ۱۵-۲ شمار مقاله‌های منتشر شده در کنفرانس‌های معتبر که ساختار جاسازی در زمان را در نظر گرفته‌اند [۴۳] ۲۴
- شکل ۱۶-۲ ساختار مبدل آنالوگ به دیجیتال فلش ۲۵
- شکل ۱۷-۲ نحوه عملکرد مبدل آنالوگ به دیجیتال خطلوله‌ای ۲۶
- شکل ۱۸-۲ ساختار طبقه‌ای از مبدل آنالوگ به دیجیتال خطلوله‌ای ۲۷

- شکل ۱۹-۲ ساختار کلی مبدل آنالوگ به دیجیتال خطلوله‌ای. ۲۸
- شکل ۲۰-۲ ساختار عمومی مبدل آنالوگ به دیجیتال فرانمونه‌بردار. ۳۰
- شکل ۲۱-۲ طیف سیگنال خروجی دیجیتال با استفاده از فرانمونه‌برداری. ۳۰
- شکل ۲۲-۲ ساختار نمونه مبدل دلتا-سیگما مرتبه اول. ۳۱
- شکل ۲۳-۲ طیف سیگنال خروجی دیجیتال با استفاده از فرانمونه‌برداری و شکل‌دهی نویز. ۳۱
- شکل ۲۴-۲ ساختار نمونه مبدل دلتا-سیگمای مرتبه دوم. ۳۳
- شکل ۲۵-۲ ساختار عمومی مبدل آنالوگ به دیجیتال جاسازی در زمان. ۳۴
- شکل ۲۶-۲ زمان‌بندی ساعت زیرمبدل‌های و مبدل جاسازی در زمان. ۳۴
- شکل ۲۷-۲ احتمال حالت کم‌پایدار برحسب نسبت زمان تصمیم‌گیری به زمان بازتولید [۴۱]. ۳۶
- شکل ۱-۳ ساختار مبدل خطلوله‌ای به همراه راهکار پیشنهادی جبران‌سازی. ۴۲
- شکل ۲-۳ (الف) توزیع آماری خطای کوانتس SADC، (ب) توزیع آماری ولتاژ باقی‌مانده بدون وجود سیگنال جبران‌ساز، (ج) توزیع آماری ولتاژ باقی‌مانده برای $PN = +1$ ، و (د) توزیع آماری ولتاژ باقی‌مانده برای $PN = -1$. ۴۵
- شکل ۳-۳ (الف) احتمال $P(V_{res,1} < -\Delta/2 | PN = +1)$ ، (ب) احتمال $P(V_{res,1} < \Delta/2 | PN = -1)$. ۴۶
- شکل ۴-۳ توزیع آماری خطای سیگنال باقی‌مانده دیجیتال برای حالت (الف) $e_1 < 0$ و (ب) $e_1 > 0$. ۴۹
- شکل ۵-۳ $J_{res}(\cdot)$ به عنوان تابعی از e_3 و $V_{res,1}$ و همچنین $D_{res,1}$. ۵۱
- شکل ۶-۳ توزیع آماری سیگنال باقی‌مانده دیجیتال برای حالت (الف) $e_3 < 0$ و (ب) $e_3 > 0$. ۵۳
- شکل ۷-۳ ساختار الگوریتم پیشنهادی برای جبران‌سازی خطاهای ناشی از تقویت‌کننده باقی‌مانده. ۵۵
- شکل ۸-۳ ساختار مبدل خطلوله‌ای در شبیه‌سازی. ۵۶
- شکل ۹-۳ چگالی طیف توان قبل و بعد از جبران‌سازی دیجیتال. ۵۷
- شکل ۱۰-۳ INL و DNL مبدل خطلوله‌ای شبیه‌سازی شده قبل و بعد از جبران‌سازی دیجیتال. ۵۸
- شکل ۱۱-۳ هم‌گرایی ENOB مبدل خطلوله‌ای شبیه‌سازی شده با سیگنال‌های مختلف ورودی. ۵۹
- شکل ۱۲-۳ هم‌گرایی ضرایب تصحیح دیجیتال. ۵۹
- شکل ۱۳-۳ هسیتوگرام ولتاژ باقی‌مانده و ولتاژ خروجی در طبقه اول. ۶۰
- شکل ۱۴-۳ هسیتوگرام سیگنال باقی‌مانده دیجیتال در طبقه اول قبل و بعد از جبران‌سازی دیجیتال. ۶۰

- شکل ۳-۱۵ هستیوگرام سیگنال خروجی دیجیتال در طبقه اول قبل و بعد از جبران‌سازی دیجیتال. ۶۰
- شکل ۴-۱۱ کارآمدی مبدل‌های آنالوگ به دیجیتال بر اساس ضریب شایستگی FOMs بر حسب آهنگ نمونه‌برداری است [۴۵]. ۶۵
- شکل ۴-۲ (الف): آهنگ نمونه‌برداری سه نوع مبدل برحسب سال، (ب): آهنگ نمونه‌برداری سه نوع مبدل با استفاده از راهکار جاسازی در زمان برحسب سال [۴۵]. ۶۶
- شکل ۴-۳ نمای کلی مبدل آنالوگ به دیجیتال ثبت تقریب‌های متوالی [۵۹]. ۶۷
- شکل ۴-۴ زمان‌بندی در مبدل ثبت تقریب‌های متوالی [۵۹]. ۶۸
- شکل ۴-۵ مدار پایه مقایسه‌گر پویا [۴۰]. ۷۲
- شکل ۴-۶ مدار ساده شده ثبات. ۷۴
- شکل ۴-۷ نمایش منطقه کم‌پایدار [۱۶]. ۷۵
- شکل ۴-۸ مدار ساده نمونه‌بردار به همراه کلید NMOS [۵۹]. ۷۷
- شکل ۴-۹ مدار ساده نمونه‌بردار به همراه کلیدهای NMOS، بخش بوت‌استرایپینگ، و نمونه‌برداری صفحه پایینی [۵۹]. ۷۸
- شکل ۴-۱۰ مبدل SAR به همراه فرآیند نمونه‌برداری و شکل‌دهی نویز مرتبه اول [۶۲]. ۷۹
- شکل ۴-۱۱ راهکار ساده شکل‌دهی نویز [۶۲]. ۷۹
- شکل ۴-۱۲ ساختار مبدل SAR برای رفع عدم تطبیق با استفاده از فرآیند نمونه‌برداری و شکل‌دهی نویز [۳۳]. ۸۱
- شکل ۴-۱۳ ساختار مبدل SAR با راهکار زیرشاخه [۶۶]. ۸۳
- شکل ۴-۱۴ ساختار مبدل SAR چند بیت در هر گام [۶۷]. ۸۴
- شکل ۴-۱۵ ساختار مبدل SAR خط‌لوله‌ای [۶۸]. ۸۵
- شکل ۴-۱۶ آرایه خازنی با پل خازنی [۵]. ۸۶
- شکل ۴-۱۷ جبران‌سازی دیجیتالی عدم تطبیق خازنی [۴]. ۸۸
- شکل ۴-۱۸ تابع چگالی احتمال ورودی و سیگنال‌های خروجی دیجیتال زیرمبدل‌ها [۴۸]. ۹۴
- شکل ۴-۱۹ تابع چگالی احتمال سیگنال تفاضلی برای دو فاصله زمانی مختلف [۴۸]. ۹۴
- شکل ۴-۲۰ تابع چگالی احتمال سیگنال‌های خروجی دیجیتال زیرمبدل‌ها با عدم تطبیق آفست و بهره [۴۸]. .. ۹۴
- شکل ۴-۲۱ جبران‌سازی دیجیتالی عدم تطبیق آفست و بهره [۴۸]. ۹۵

- شکل ۴-۲۲ تابع چگالی احتمال سیگنال‌های تفاضلی با عدم تطبیق انحراف زمان‌بندی [۴۸]. ۹۵
- شکل ۴-۲۳ جبران‌سازی دیجیتالی عدم تطبیق انحراف زمان‌بندی [۴۸]. ۹۶
- شکل ۴-۲۴ اندازه‌گیری عدم تطبیق آفست و بهره [۴۸]. ۹۷
- شکل ۴-۲۵ ساختار الگوریتم LMS برای جبران‌سازی آفست و بهره [۴۸]. ۹۸
- شکل ۴-۲۶ مقایسه و اندازه‌گیری عدم تطبیق انحراف زمان‌بندی [۴۸]. ۹۹
- شکل ۴-۲۷ ساختار الگوریتم LMS برای جبران‌سازی عدم تطبیق انحراف زمان‌بندی [۴۸]. ۱۰۰
- شکل ۴-۲۸ طیف توان سیگنال خروجی دیجیتال مبدل جاسازی در زمان در قبل و بعد از جبران‌سازی [۴۸]. ۱۰۰
- شکل ۴-۲۹ توزیع تابع‌های چگالی احتمال سیگنال‌های خروجی دیجیتال و تفاضلی در قبل و بعد از جبران‌سازی [۴۸]. ۱۰۱
- شکل ۴-۳۰ توزیع تابع‌های چگالی احتمال سیگنال‌های خروجی دیجیتال و تفاضلی در قبل و بعد از جبران‌سازی [۴۸]. ۱۰۲
- شکل ۴-۳۱ هم‌گرایی SNDR، و ضرایب $g_{d,i}$ ، $o_{d,i}$ و $t_{d,i}$ [۴۸]. ۱۰۳
- شکل ۴-۳۲ هم‌گرایی SNDR [۴۸]. ۱۰۴
- شکل ۵-۱ مبدل SAR با راهکار پیش‌بین. ۱۱۰
- شکل ۵-۲ مبدل SAR پیش‌بین پیشنهادی. ۱۱۲
- شکل ۵-۳ مبدل SAR مختلط ارائه شده. ۱۱۷
- شکل ۵-۴ پالاینده مختلط ارائه شده. ۱۱۸
- شکل ۵-۵ الگوریتم LMS مختلط. ۱۱۹
- شکل ۵-۶ پیاده‌سازی چندنرخ پالاینده FIR با کاهش نمونه‌برداری با نرخ کاهش ۲. ۱۲۱
- شکل ۵-۷ پیاده‌سازی چندنرخ الگوریتم LMS با کاهش آهنگ ۲ را نشان می‌دهد. ۱۲۳
- شکل ۵-۸ مبدل SAR ارائه شده به همراه بخش جبران‌سازی عدم تطبیق خازنی در حوزه دیجیتال. ۱۲۴
- شکل ۵-۹ ساختار کامل مبدل SAR مختلط ارائه شده به همراه جبران‌سازی عدم تطبیق. ۱۲۷
- شکل ۵-۱۰ نتیجه شبیه‌سازی با روش مونته‌کارلو برای ارزیابی SNDR و SFDR بدون جبران‌سازی عدم تطبیق. ۱۲۹

- شکل ۱۱-۵ نتیجه شبیه‌سازی با روش مونته‌کارلو برای ارزیابی SNDR و SFDR با جبران‌سازی عدم‌تطبیق. ۱۳۰
- شکل ۱۲-۵ نتیجه شبیه‌سازی با روش مونته‌کارلو برای ارزیابی زمان هم‌گرایی با جبران‌سازی عدم‌تطبیق. ... ۱۳۰
- شکل ۱۳-۵ طیف توان خروجی‌های مبدل ارائه شده بدون جبران‌سازی و به همراه جبران‌سازی عدم‌تطبیق خازنی. ۱۳۱
- شکل ۱۴-۵ ضرایب پالاینده FIR در هنگام عملکرد مبدل ارائه شده. ۱۳۱
- شکل ۱۵-۵ وزن‌های جبران‌سازی عدم‌تطبیق خازنی در حوزه دیجیتال قبل و بعد از فعال‌سازی جبران‌سازی. ۱۳۱
- شکل ۱۶-۵ طیف توان خروجی‌های مبدل ارائه شده بدون جبران‌سازی و به همراه جبران‌سازی عدم‌تطبیق خازنی. ۱۳۲
- شکل ۱۷-۵ ضرایب پالاینده FIR در هنگام عملکرد مبدل ارائه شده. ۱۳۲
- شکل ۱۸-۵ وزن‌های جبران‌سازی عدم‌تطبیق خازنی در حوزه دیجیتال قبل و بعد از فعال‌سازی جبران‌سازی. ۱۳۲
- شکل ۱۹-۵ نسبت پهنای بیشینه پهنای باند ورودی به طول پالاینده. ۱۳۳
- شکل ۲۰-۵ نتیجه شبیه‌سازی با روش مونته‌کارلو برای ارزیابی SNDR و SFDR بدون جبران‌سازی عدم‌تطبیق. ۱۳۴
- شکل ۲۱-۵ نتیجه شبیه‌سازی با روش مونته‌کارلو برای ارزیابی SNDR و SFDR با جبران‌سازی عدم‌تطبیق. ۱۳۵
- شکل ۲۲-۵ نتیجه شبیه‌سازی با روش مونته‌کارلو برای ارزیابی زمان هم‌گرایی با جبران‌سازی عدم‌تطبیق. ... ۱۳۵
- شکل ۲۳-۵ طیف توان خروجی‌های مبدل ارائه شده بدون جبران‌سازی و به همراه جبران‌سازی عدم‌تطبیق خازنی. ۱۳۵
- شکل ۲۴-۵ ضرایب پالاینده FIR در هنگام عملکرد مبدل ارائه شده. ۱۳۶
- شکل ۲۵-۵ وزن‌های جبران‌سازی عدم‌تطبیق خازنی در حوزه دیجیتال قبل و بعد از فعال‌سازی جبران‌سازی. ۱۳۶
- شکل ۲۶-۵ طیف توان خروجی‌های مبدل ارائه شده بدون جبران‌سازی و به همراه جبران‌سازی عدم‌تطبیق خازنی. ۱۳۷
- شکل ۲۷-۵ ضرایب پالاینده FIR در هنگام عملکرد مبدل ارائه شده. ۱۳۷

- شکل ۵-۲۸ وزن‌های جبران‌سازی عدم‌تطبیق خازنی در حوزه دیجیتال قبل و بعد از فعال‌سازی جبران‌سازی. ۱۳۸
- شکل ۵-۲۹ نتیجه شبیه‌سازی با روش مونته‌کارلو برای ارزیابی SNDR و SFDR بدون جبران‌سازی عدم‌تطبیق. ۱۳۹
- شکل ۵-۳۰ نتیجه شبیه‌سازی با روش مونته‌کارلو برای ارزیابی SNDR و SFDR با جبران‌سازی عدم‌تطبیق. ۱۴۰
- شکل ۵-۳۱ نتیجه شبیه‌سازی با روش مونته‌کارلو برای ارزیابی زمان هم‌گرایی با جبران‌سازی عدم‌تطبیق. ... ۱۴۰
- شکل ۵-۳۲ طیف توان خروجی‌های مبدل ارائه شده بدون جبران‌سازی و به همراه جبران‌سازی عدم‌تطبیق خازنی. ۱۴۱
- شکل ۵-۳۳ ضرایب پالاینده FIR در هنگام عملکرد مبدل ارائه شده. ۱۴۱
- شکل ۵-۳۴ وزن‌های جبران‌سازی عدم‌تطبیق خازنی در حوزه دیجیتال قبل و بعد از فعال‌سازی جبران‌سازی. ۱۴۱
- شکل ۵-۳۵ طیف توان خروجی‌های مبدل ارائه شده بدون جبران‌سازی و به همراه جبران‌سازی عدم‌تطبیق خازنی. ۱۴۲
- شکل ۵-۳۶ ضرایب پالاینده FIR در هنگام عملکرد مبدل ارائه شده. ۱۴۲
- شکل ۵-۳۷ وزن‌های جبران‌سازی عدم‌تطبیق خازنی در حوزه دیجیتال قبل و بعد از فعال‌سازی جبران‌سازی. ۱۴۲
- شکل ۵-۳۸ نسبت پهنای بیشینه پهنای باند ورودی به طول پالاینده‌ها. ۱۴۳
- شکل پ-۱ مبدل SAR استفاده شده. ۱۵۲
- شکل پ-۲ مولد سیگنال و سیگنال‌های ساعت مورد استفاده. ۱۵۳
- شکل پ-۳ سیگنال‌های ساعت و کنترلی مورد استفاده در طرح مداری. ۱۵۴
- شکل پ-۴ کلید نمونه‌بردار نوع N با راهکار بوت‌استراپ شده. ۱۵۵
- شکل پ-۵ نحوه هم‌گرایی و لناژهای باقی‌مانده بخش‌های مثبت و منفی در روش افزایش یکنواخت. ۱۵۶
- شکل پ-۶ ترانزیستورهای کلیدهای مورد استفاده در آرایه‌های خازنی بخش‌های مثبت و منفی. ۱۵۶
- شکل پ-۷ مقایسه‌گر مورد استفاده. ۱۵۷

- شکل پ-۸ ساختار استفاده شده برای تصدیق صحت مدل رفتاری و تنظیم ضرایب خازنی. ۱۵۹
- شکل پ-۹ سیگنال ورودی. ۱۶۱
- شکل پ-۱۰ سیگنال پیش‌بین. ۱۶۱
- شکل پ-۱۱ خطای مدل‌سازی. ۱۶۲
- شکل پ-۱۲ خطای مدل‌سازی. ۱۶۲
- شکل پ-۱۳ هم‌گرایی انحراف ضرایب خازنی. ۱۶۲

اصطلاحات

ADC	Analog-to-digital Conversion
ADPM	Adaptive Digital Prediction Machine
BCR-DAC	Bridged Charge Redistribution DAC
CR-DAC	Charge Redistribution DAC
DAC	Digital-to-Analog Converter
DEM	Dynamic Element Matching
DNL	Differential Nonlinearity Error
DPM	Digital Prediction Machine
DSP	Digital Signal Processing
ENOB	Effective Number of Bits
FFT	Fast Fourier Transform
FIR	Finite Impulse Response
FOM	Figure of Merit
IIR	Infinite Impulse Response
INL	Integral Nonlinearity Error
LMS	Least Mean Squares
LSB	Least Significant Bit
MSB	Most Significant Bit
OSR	Over Sampling Ratio
pdf	Probability Density Function

PSD	Power Spectral Density
SAR ADC	Successive-Approximation-Register ADC
SFDR	Spurious Free Dynamic Range
SNDR	Signal-to-Noise and Distortion Ratio
SNR	Signal-to-Noise Ratio
TI-ADC	Time-Interleaved ADC

فرهنگ لغت‌های اساسی

Adaptive Signal Processing	پردازش تطبیقی سیگنال
Analog-to-Digital Converter (ADC)	مبدل آنالوگ به دیجیتال
Background	پس‌زمینه
Calibration	جبران‌سازی، کالیبراسیون
Charge-Redistribution DAC (CR-DAC)	مبدل آنالوگ به دیجیتال بازتوزیعی
Correlation-Based	مبتنی بر همبستگی
Data Converters	مبدل‌های داده
Differential Nonlinearity Error (DNL)	خطای غیرخطینگی تفاضلی
Digital Signal Processing (DSP)	پردازش سیگنال‌های دیجیتال
Digital-to-Analog Converter (DAC)	مبدل دیجیتال به آنالوگ
Effective Number of Bits (ENOB)	بیت‌های موثر
Figure of Merit (FOM)	ضریب شایستگی
Foreground	پس‌زمینه
Integral Nonlinearity Error (INL)	خطای غیرخطینگی تجمعی
Mismatch	عدم تطبیق
pdf	تابع چگالی احتمال
Prediction Filter	پالاینده پیش‌بین
Quantization	کوانتش
Quantizer	کوانتش‌کننده

Redundancy	افزونگی
Resolution	تفکیک پذیری
Sampling	نمونه برداری
Sampling Rate	آهنگ نمونه برداری
Signal-to-Noise and Distortion Ratio (SNDR)	نسبت سیگنال به نویز و اعوجاج
Signal-to-Noise Ratio (SNR)	نسبت سیگنال به نویز
Skip-and-Fill-Based	مبتنی بر پرش و پر کردن
Spurious Free Dynamic Range (SFDR)	محدوده پویای بدون مولفه
Statistics	آمارگان، آمار
Statistics-Based	مبتنی بر آمار
Subranged SAR ADC	مبدل SAR زیرشاخه
Successive-Approximation-Register ADC (SAR ADC)	مبدل آنالوگ به دیجیتال ثبت تقریب‌های متوالی
Time-Interleaved ADC (TI-ADC)	مبدل آنالوگ به دیجیتال جاسازی در زمان

مراجع

- [1] M. El-Chammas and B. Murmann, "A 12-GS/s 81-mW 5-bit time-interleaved flash ADC with background timing skew calibration," *IEEE Journal of Solid-State Circuits*, vol. 46, no. 4, pp. 838-847, 2011.
- [2] M. Van Elzaker, E. van Tuijl, P. Geraedts, D. Schinkel, E. A. Klumperink, and B. Nauta, "A 10-bit Charge-Redistribution ADC Consuming 1.9 uW at 1 MS/s," *IEEE Journal of Solid-State Circuits*, vol. 45, no. 5, pp. 1007-1015, 2010.
- [3] M. Ding, P. Harpe, Y.-H. Liu, B. Busze, K. Philips, and H. De Groot, "A 46 μ W 13 b 6.4 MS/s SAR ADC With Background Mismatch and Offset Calibration," *IEEE Journal of Solid-State Circuits*, vol. 52, no. 2, pp. 423-432, 2017.
- [4] D. Stepanovic and B. Nikolic, "A 2.8 GS/s 44.6 mW time-interleaved ADC achieving 50.9 dB SNDR and 3 dB effective resolution bandwidth of 1.5 GHz in 65 nm CMOS," *IEEE Journal of Solid-State Circuits*, vol. 48, no. 4, pp. 971-982, 2013.
- [5] Y. Zhu, C.-H. Chan, S.-S. Wong, U. Seng-Pan, and R. P. Martins, "Histogram-based ratio mismatch calibration for bridge-DAC in 12-bit 120 MS/s SAR ADC," *IEEE Transactions on Very Large Scale Integration (VLSI) Systems*, vol. 24, no. 3, pp. 1203-1207, 2016.
- [6] J. Liu, Y. Zhu, C.-H. Chan, S.-W. Sin, U. Seng-Pan, and R. P. da Silva Martins, "Uniform Quantization Theory-Based Linearity Calibration for Split Capacitive DAC in an SAR ADC," *IEEE Transactions on Very Large Scale Integration (VLSI) Systems*, vol. 24, no. 7, pp. 2603-2607, 2016.
- [7] S. Lee, A. P. Chandrakasan, and H.-S. Lee, "A 1 GS/s 10b 18.9 mW time-interleaved SAR ADC with background timing skew calibration," *IEEE Journal of Solid-State Circuits*, vol. 49, no. 12, pp. 2846-2856, 2014.
- [8] J. Hu, N. Dolev, and B. Murmann, "A 9.4-bit, 50-MS/s, 1.44-mW Pipelined ADC Using Dynamic Source Follower Residue Amplification," *IEEE Journal of Solid-State Circuits*, vol. 44, no. 4, pp. 1057-1066, 2009.
- [9] Y.-C. Huang and T.-C. Lee, "A 10-bit 100-MS/s 4.5-mW Pipelined ADC With a Time-Sharing Technique," *IEEE Transactions on Circuits and Systems I: Regular Papers*, vol. 58, no. 6, pp. 1157-1166, 2011.
- [10] J. K.-R. Kim and B. Murmann, "A 12-b, 30-MS/s, 2.95-mW pipelined ADC using single-stage class-AB amplifiers and deterministic background calibration," *IEEE Journal of Solid-State Circuits*, vol. 47, no. 9, pp. 2141-2151, 2012.
- [11] B. Murmann and B. E. Boser, "A 12-bit 75-MS/s pipelined ADC using open-loop residue amplification," *IEEE Journal of Solid-State Circuits*, vol. 38, no. 12, pp. 2040-2050, 2003.
- [12] A. Panigada and I. Galton, "A 130 mW 100 MS/s pipelined ADC with 69 dB SNDR enabled by digital harmonic distortion correction," *IEEE Journal of Solid-State Circuits*, vol. 44, no. 12, pp. 3314-3328, 2009.
- [13] B. D. Sahoo and B. Razavi, "A 12-Bit 200-MHz CMOS ADC," *IEEE Journal of Solid-State Circuits*, vol. 44, no. 9, pp. 2366-2380, 2009.
- [14] R. Sehgal, F. van der Goes, and K. Bult, "A 12 b 53 mW 195 MS/s pipeline ADC with 82 dB SFDR using split-ADC calibration," *IEEE Journal of Solid-State Circuits*, vol. 50, no. 7, pp. 1592-1603, 2015.
- [15] J. Shan, D. Manh Anh, Y. Kiat Seng, and L. Wei Meng, "An 8-bit 200-MSample/s Pipelined ADC With Mixed-Mode Front-End S/H Circuit," *IEEE Transactions on*

- Circuits and Systems I: Regular Papers*, vol. 55, no. 6, pp. 1430-1440, 2008.
- [16] T. Sundstrom, C. Svensson, and A. Alvandpour, "A 2.4 GS/s, Single-Channel, 31.3 dB SNDR at Nyquist, Pipeline ADC in 65 nm CMOS," *IEEE Journal of Solid-State Circuits*, vol. 46, no. 7, pp. 1575-1584, 2011.
- [17] A. Verma and B. Razavi, "A 10-bit 500-ms/s 55-mw cmos adc," *IEEE Journal of Solid-State Circuits*, vol. 44, no. 11, pp. 3039-3050, 2009.
- [18] Y. Zhu, C.-H. Chan, and R. P. Martins, "A 10-bit 500-MS/s Partial-Interleaving Pipelined SAR ADC With Offset and Reference Mismatch Calibrations," *IEEE Transactions on Very Large Scale Integration (VLSI) Systems*, vol. 25, no. 1, pp. 354-363, 2017.
- [19] U. Eduri and F. Maloberti, "Online calibration of a Nyquist-rate analog-to-digital converter using output code-density histograms," *IEEE Transactions on Circuits and Systems I: Regular Papers*, vol. 51, no. 1, pp. 15-24, 2004.
- [20] I. Galton, "Digital cancellation of D/A converter noise in pipelined A/D converters," *IEEE Transactions on Circuits and Systems II: Analog and Digital Signal Processing*, vol. 47, no. 3, pp. 185-196, 2000.
- [21] J. P. Keane, P. J. Hurst, and S. H. Lewis, "Background interstage gain calibration technique for pipelined ADCs," *IEEE Transactions on Circuits and Systems I: Regular Papers*, vol. 52, no. 1, pp. 32-43, 2005.
- [22] H. Mafi, R. Mohammadi, and H. Shamsi, "A statistics-based digital background calibration technique for pipelined ADCs," *Integration, the VLSI Journal*, vol. 51, pp. 149-157, 2015.
- [23] H. Mafi, M. Yavari, and S. S. Behzadi, "Digital background calibration of residue amplifier non-idealities in pipelined ADCs," *Circuits, Systems, and Signal Processing*, vol. 35, no. 10, pp. 3675-3699, 2016.
- [24] H. Mafi, M. Yavari, and H. Shamsi, "Digital calibration of DAC unit elements mismatch in pipelined ADCs," *IEEE Transactions on Circuits and Systems I: Regular Papers*, vol. 63, no. 1, pp. 34-45, 2016.
- [25] J. A. McNeill, M. C. Coln, D. R. Brown, and B. J. Larivee, "Digital background-calibration algorithm for "Split ADC" architecture," *IEEE Transactions on Circuits and Systems I: Regular Papers*, vol. 56, no. 2, pp. 294-306, 2009.
- [26] T. Moosazadeh and M. Yavari, "A Calibration Technique for Pipelined ADCs Using Self-Measurement and Histogram-Based Test Methods," *IEEE Transactions on Circuits and Systems II: Express Briefs*, vol. 62, no. 9, pp. 826-830, 2015.
- [27] B. Murmann and B. E. Boser, "Digital domain measurement and cancellation of residue amplifier nonlinearity in pipelined ADCs," *Ieee transactions on instrumentation and measurement*, vol. 56, no. 6, pp. 2504-2514, 2007.
- [28] A. Panigada and I. Galton, "Digital background correction of harmonic distortion in pipelined ADCs," *IEEE Transactions on Circuits and Systems I: Regular Papers*, vol. 53, no. 9, pp. 1885-1895, 2006.
- [29] N. Rakuljic and I. Galton, "Suppression of quantization-induced convergence error in pipelined ADCs with harmonic distortion correction," *IEEE Transactions on Circuits and Systems I: Regular Papers*, vol. 60, no. 3, pp. 593-602, 2013.
- [30] N. Sun, "Exploiting process variation and noise in comparators to calibrate interstage gain nonlinearity in pipelined ADCs," *IEEE Transactions on Circuits and Systems I: Regular Papers*, vol. 59, no. 4, pp. 685-695, 2012.
- [31] Y. Zhou, B. Xu, and Y. Chiu, "A 12 bit 160 MS/s two-step SAR ADC with background

- bit-weight calibration using a time-domain proximity detector," *IEEE Journal of Solid-State Circuits*, vol. 50, no. 4, pp. 920-931, 2015.
- [32] P. Harpe, E. Cantatore, and A. van Roermund, "A 10b/12b 40 kS/s SAR ADC with data-driven noise reduction achieving up to 10.1 b ENOB at 2.2 fJ/conversion-step," *IEEE Journal of Solid-State Circuits*, vol. 48, no. 12, pp. 3011-3018, 2013.
- [33] J. A. Fredenburg and M. P. Flynn, "A 90-MS/s 11-MHz-Bandwidth 62-dB SNDR Noise-Shaping SAR ADC," *IEEE Journal of Solid-State Circuits*, vol. 47, no. 12, pp. 2898-2904, 2012.
- [34] P. J. Harpe, B. Busze, K. Philips, and H. de Groot, "A 0.47–1.6 mW 5-bit 0.5–1 GS/s time-interleaved SAR ADC for low-power UWB radios," *IEEE Journal of Solid-State Circuits*, vol. 47, no. 7, pp. 1594-1602, 2012.
- [35] H. Wei *et al.*, "An 8-b 400-MS/s 2-b-per-cycle SAR ADC with resistive DAC," *IEEE Journal of Solid-State Circuits*, vol. 47, no. 11, pp. 2763-2772, 2012.
- [36] R. Kapusta, J. Shen, S. Decker, H. Li, E. Ibaragi, and H. Zhu, "A 14b 80 MS/s SAR ADC With 73.6 dB SNDR in 65 nm CMOS," *IEEE Journal of Solid-State Circuits*, vol. 48, no. 12, pp. 3059-3066, 2013.
- [37] M. El-Chammas and B. Murmann, "General analysis on the impact of phase-skew in time-interleaved ADCs," *IEEE Transactions on Circuits and Systems I: Regular Papers*, vol. 56, no. 5, pp. 902-910, 2009.
- [38] A. V. Oppenheim, *Discrete-time signal processing*. Pearson Education India, 2010.
- [39] F. Maloberti, *Data converters*. Springer Science & Business Media, 2007.
- [40] D. A. Johns and K. Martin, *Analog integrated circuit design*. John Wiley & Sons, 2008.
- [41] B. Razavi, "Design Considerations for Interleaved ADCs," *IEEE Journal of Solid-State Circuits*, vol. 48, no. 8, pp. 1806-1817, 2013.
- [42] B. Murmann, "ADC Performance Survey 1997-2016."
- [43] B. Murmann, "The Race for the Extra Decibel: A Brief Review of Current ADC Performance Trajectories," *IEEE Solid-State Circuits Magazine*, vol. 7, no. 3, pp. 58-66, 2015.
- [44] B. Murmann, "Energy limits in A/D converters," in *Faible Tension Faible Consommation (FTFC), 2013 IEEE*, 2013, pp. 1-4: IEEE.
- [45] B. Murmann, "The successive approximation register ADC: a versatile building block for ultra-low-power to ultra-high-speed applications," *IEEE Communications Magazine*, vol. 54, no. 4, pp. 78-83, 2016.
- [46] L. L. Lewyn, T. Ytterdal, C. Wulff, and K. Martin, "Analog Circuit Design in Nanoscale CMOS Technologies," *Proceedings of the IEEE*, vol. 97, no. 10, pp. 1687-1714, 2009.
- [47] S. Rapuano *et al.*, "ADC parameters and characteristics," *IEEE Instrumentation & Measurement Magazine*, vol. 8, no. 5, pp. 44-54, 2005.
- [48] H. Mafi, M. Yargholi, and M. Yavari, "Digital blind background calibration of imperfections in time-interleaved ADCs," *IEEE Transactions on Circuits and Systems I: Regular Papers*, vol. 64, no. 6, pp. 1504-1514, 2017.
- [49] H. Mafi, M. Yargholi, and M. Yavari, "Statistics-Based Digital Background Calibration of Residue Amplifier Nonlinearity in Pipelined ADCs," *IEEE Transactions on Circuits Systems I: Regular Papers*, vol. 65, no. 12, pp. 4097-4109, 2018.
- [50] B. Zeinali, T. Moosazadeh, M. Yavari, and A. Rodriguez-Vazquez, "Equalization-based digital background calibration technique for pipelined ADCs," *IEEE Transactions on Very Large Scale Integration (VLSI) Systems*, vol. 22, no. 2, pp. 322-333, 2014.

- [51] M. A. Montazerolghaem, T. Moosazadeh, and M. Yavari, "A Single Channel Split ADC Structure for Digital Background Calibration in Pipelined ADCs," *IEEE Transactions on Very Large Scale Integration (VLSI) Systems*, vol. 25, no. 4, pp. 1563-1567, 2017.
- [52] H. Adel, M. Sabut, and M.-M. Louerat, "Split ADC Based Fully Deterministic Multistage Calibration for High Speed Pipeline ADCs," *IEEE Transactions on Circuits and Systems I: Regular Papers*, vol. 62, no. 6, pp. 1481-1488, 2015.
- [53] L. Brooks and H.-S. Lee, "Background calibration of pipelined ADCs via decision boundary gap estimation," *IEEE Transactions on Circuits and Systems I: Regular Papers*, vol. 55, no. 10, pp. 2969-2979, 2008.
- [54] P. Gholami and M. Yavari, "Digital Background Calibration with Histogram of Decision Points in Pipelined ADCs," *IEEE Transactions on Circuits and Systems II: Express Briefs*, 2017.
- [55] A. J. Ginés, E. Peralías, and A. Rueda, "Background digital calibration of comparator offsets in pipeline ADCs," *IEEE Transactions on Very Large Scale Integration (VLSI) Systems*, vol. 23, no. 7, pp. 1345-1349, 2015.
- [56] L. Shi, W. Zhao, J. Wu, and C. Chen, "Digital background calibration techniques for pipelined ADC based on comparator dithering," *IEEE Transactions on Circuits and Systems II: Express Briefs*, vol. 59, no. 4, pp. 239-243, 2012.
- [57] I. Ahmed, J. Mulder, and D. A. Johns, "A low-power capacitive charge pump based pipelined ADC," *IEEE Journal of Solid-State Circuits*, vol. 45, no. 5, pp. 1016-1027, 2010.
- [58] Y. Oh and B. Murmann, "System embedded ADC calibration for OFDM receivers," *IEEE Transactions on Circuits and Systems I: Regular Papers*, vol. 53, no. 8, pp. 1693-1703, 2006.
- [59] P. Harpe, "Successive Approximation Analog-to-Digital Converters: Improving Power Efficiency and Conversion Speed," *IEEE Solid-State Circuits Magazine*, vol. 8, no. 4, pp. 64-73, 2016.
- [60] D. Zhang, C. Svensson, and A. Alvandpour, "Power consumption bounds for SAR ADCs," in *Circuit Theory and Design (ECCTD), 2011 20th European Conference on*, 2011, pp. 556-559: IEEE.
- [61] B. Razavi and B. A. Wooley, "Design techniques for high-speed, high-resolution comparators," *IEEE journal of solid-state circuits*, vol. 27, no. 12, pp. 1916-1926, 1992.
- [62] K. Kim, J. Kim, and S. Cho, "nth-order multi-bit $\Sigma\Delta$ ADC using SAR quantiser," *Electronics letters*, vol. 46, no. 19, pp. 1315-1316, 2010.
- [63] B. G. Lee and S. G. Lee, "Input-tracking DAC for low-power high-linearity SAR ADC," *Electronics Letters*, vol. 47, no. 16, p. 911, 2011.
- [64] Y.-S. Shu, L.-T. Kuo, and T.-Y. Lo, "An oversampling SAR ADC with DAC mismatch error shaping achieving 105 dB SFDR and 101 dB SNDR over 1 kHz BW in 55 nm CMOS," *IEEE Journal of Solid-State Circuits*, vol. 51, no. 12, pp. 2928-2940, 2016.
- [65] S. M. Jamal, D. Fu, N.-J. Chang, P. J. Hurst, and S. H. Lewis, "A 10-b 120-Msample/s time-interleaved analog-to-digital converter with digital background calibration," *IEEE Journal of Solid-State Circuits*, vol. 37, no. 12, pp. 1618-1627, 2002.
- [66] Y.-Z. Lin, C.-C. Liu, G.-Y. Huang, Y.-T. Shyu, and S.-J. Chang, "A 9-bit 150-MS/s 1.53-mW subranged SAR ADC in 90-nm CMOS," in *VLSI Circuits (VLSIC), 2010 IEEE Symposium on*, 2010, pp. 243-244: IEEE.
- [67] B. Razavi, "A Tale of Two ADCs: Pipelined Versus SAR," *IEEE Solid-State Circuits*

- Magazine*, vol. 7, no. 3, pp. 38-46, 2015.
- [68] C. C. Lee and M. P. Flynn, "A SAR-assisted two-stage pipeline ADC," *IEEE Journal of Solid-State Circuits*, vol. 46, no. 4, pp. 859-869, 2011.
- [69] Y. Chen *et al.*, "Split capacitor DAC mismatch calibration in successive approximation ADC," *IEICE transactions on electronics*, vol. 93, no. 3, pp. 295-302, 2010.
- [70] B. Razavi, *Design of analog CMOS integrated circuits*. McGraw-Hill Education, 2001.
- [71] L. Kull *et al.*, "22.1 A 90GS/s 8b 667mW 64× interleaved SAR ADC in 32nm digital SOI CMOS," in *Solid-State Circuits Conference Digest of Technical Papers (ISSCC), 2014 IEEE International*, 2014, pp. 378-379: IEEE.
- [72] J. Song, K. Ragab, X. Tang, and N. Sun, "A 10-b 800-MS/s Time-Interleaved SAR ADC With Fast Variance-Based Timing-Skew Calibration," *IEEE Journal of Solid-State Circuits*, vol. 52, no. 10, pp. 2563-2575, 2017.
- [73] A. Bonnetat, J.-M. Hode, G. Ferre, and D. Dallet, "Correlation-Based Frequency-Response Mismatch Compensation of Quad-TIADC Using Real Samples," *IEEE Transactions on Circuits and Systems II: Express Briefs*, vol. 62, no. 8, pp. 746-750, 2015.
- [74] A. Bonnetat, J.-M. Hode, G. Ferre, and D. Dallet, "An Adaptive All-Digital Blind Compensation of Dual-TIADC Frequency-Response Mismatch Based on Complex Signal Correlations," *IEEE Transactions on Circuits and Systems II: Express Briefs*, vol. 62, no. 9, pp. 821-825, 2015.
- [75] J. Elbornsson, F. Gustafsson, and J.-E. Eklund, "Blind adaptive equalization of mismatch errors in a time-interleaved A/D converter system," *IEEE Transactions on Circuits and Systems I: Regular Papers*, vol. 51, no. 1, pp. 151-158, 2004.
- [76] H.-K. Hong *et al.*, "An 8.6 ENOB 900MS/s time-interleaved 2b/cycle SAR ADC with a 1b/cycle reconfiguration for resolution enhancement," in *Solid-State Circuits Conference Digest of Technical Papers (ISSCC), 2013 IEEE International*, 2013, pp. 470-471: IEEE.
- [77] H. Johansson, "A Polynomial-Based Time-Varying Filter Structure for the Compensation of Frequency-Response Mismatch Errors in Time-Interleaved ADCs," *IEEE Journal of Selected Topics in Signal Processing*, vol. 3, no. 3, pp. 384-396, 2009.
- [78] D. Li, Z. Zhu, R. Ding, M. Liu, Y. Yang, and N. Sun, "A 10-bit 600-MS/s Time-Interleaved SAR ADC With Interpolation-Based Timing Skew Calibration," *IEEE Transactions on Circuits and Systems II: Express Briefs*, pp. 1-1, 2018.
- [79] J. Li, S. Wu, Y. Liu, N. Ning, and Q. Yu, "A digital timing mismatch calibration technique in time-interleaved ADCs," *IEEE Transactions on Circuits and Systems II: Express Briefs*, vol. 61, no. 7, pp. 486-490, 2014.
- [80] J. Matsuno, T. Yamaji, M. Furuta, and T. Itakura, "All-Digital Background Calibration Technique for Time-Interleaved ADC Using Pseudo Aliasing Signal," *IEEE Transactions on Circuits and Systems I: Regular Papers*, vol. 60, no. 5, pp. 1113-1121, 2013.
- [81] Y. Qiu, Y.-J. Liu, J. Zhou, G. Zhang, D. Chen, and N. Du, "All-Digital Blind Background Calibration Technique for Any Channel Time-Interleaved ADC," *IEEE Transactions on Circuits and Systems I: Regular Papers*, pp. 1-12, 2018.
- [82] B. Xu and Y. Chiu, "Comprehensive Background Calibration of Time-Interleaved Analog-to-Digital Converters," *IEEE Transactions on Circuits and Systems I: Regular Papers*, vol. 62, no. 5, pp. 1306-1314, 2015.
- [83] Y. M. Greshishchev *et al.*, "A 40gs/s 6b adc in 65nm cmos," in *2010 IEEE International Solid-State Circuits Conference-(ISSCC)*, 2010, pp. 390-391: IEEE.

- [84] K. Poulton, R. Neff, A. Muto, W. Liu, A. Burstein, and M. Heshami, "A 4 Gsample/s 8b ADC in 0.35/ μ m CMOS," in *2002 IEEE International Solid-State Circuits Conference. Digest of Technical Papers (Cat. No. 02CH37315)*, 2002, vol. 1, pp. 166-457: IEEE.
- [85] S. Vitali, G. Cimatti, R. Rovatti, G. J. I. T. o. C. Setti, and S. I. E. Briefs, "Adaptive time-interleaved ADC offset compensation by nonwhite data chopping," vol. 56, no. 11, pp. 820-824, 2009.
- [86] Y. Wang, H. Johansson, and H. Xu, "Adaptive Background Estimation for Static Nonlinearity Mismatches in Two-Channel TIADCs," *IEEE Transactions on Circuits and Systems II: Express Briefs*, vol. 62, no. 3, pp. 226-230, 2015.
- [87] C.-Y. Wang, J.-T. J. I. T. O. C. Wu, and S. I.-R. PAPERS, "A multiphase timing-skew calibration technique using zero-crossing detection," vol. 56, no. 6, pp. 1102-1114, 2009.
- [88] H. Wei, P. Zhang, B. D. Sahoo, and B. J. I. J. o. S.-S. C. Razavi, "An 8 Bit 4 GS/s 120 mW CMOS ADC," vol. 49, no. 8, pp. 1751-1761, 2014.
- [89] K. W. Rigby, R. G. Wodnicki, K. Sundaresan, and N. K. Rao, "Predictive analog-to-digital converter and methods thereof," ed: Google Patents, 2011.
- [90] N. Wood and N. Sun, "Predicting ADC: A new approach for low power ADC design," in *Circuits and Systems Conference (DCAS), 2014 IEEE Dallas*, 2014, pp. 1-4: IEEE.
- [91] S. S. Haykin, *Adaptive filter theory*. Pearson Education India, 2014.
- [92] P. Vaidyanathan, "The theory of linear prediction," vol. 2, no. 1, pp. 1-184, 2007.
- [93] H. Mafi, M. Yargholi, M. Yavari, and S. Mirabbasi, "Digital Calibration of Elements Mismatch in Multirate Predictive SAR ADCs " *IEEE Transactions on Circuits and Systems-I: Regular Papers*, 2019.
- [94] Z. Yang and J. Van der Spiegel, "Extrapolating analog-to-digital converter," in *Circuits and Systems, 2005. 48th Midwest Symposium on*, 2005, pp. 847-850: IEEE.
- [95] L. L. Lewyn, "Recursive multi-bit ADC with predictor," ed: Google Patents, 2000.
- [96] C.-C. Liu and M.-C. Huang, "A 0.46 mW 5MHz-BW 79.7 dB-SNDR noise-shaping SAR ADC with dynamic-amplifier-based FIR-IIR filter," in *Solid-State Circuits Conference (ISSCC), 2017 IEEE International*, 2017, pp. 466-467: IEEE.
- [97] J. Mitrovic, Y. Zhang, and Z. Ignjatovic, "Predictive Successive Approximation ADC," in *Circuits and Systems (ISCAS), 2018 IEEE International Symposium on*, 2018, pp. 1-5: IEEE.
- [98] I. Volkov, S. Rumyantsev, and Y. M. Fokin, "High-speed, high-resolution analog-to-digital converter with prediction," *Russian Microelectronics*, vol. 40, no. 5, pp. 343-351, 2011.
- [99] S. A. Jantzi, K. W. Martin, and A. S. J. I. J. o. S.-S. C. Sedra, "Quadrature bandpass/ Δ / Σ modulation for digital radio," vol. 32, no. 12, pp. 1935-1950, 1997.
- [100] T. Yi, C. Kuang-Wei, S. Gupta, J. Paramesh, and D. J. Allstot, "Cascaded Complex ADCs With Adaptive Digital Calibration for I/Q Mismatch," *IEEE Transactions on Circuits and Systems I: Regular Papers*, vol. 55, no. 3, pp. 817-827, 2008.
- [101] R. Khoini-Poorfard, L. B. Lim, and D. A. Johns, "Time-interleaved oversampling A/D converters: Theory and practice," *IEEE Transactions on Circuits and Systems II: Analog and Digital Signal Processing*, vol. 44, no. 8, pp. 634-645, 1997.
- [102] J. Pham and A. C. Carusone, "A Time-Interleaved $\Delta\Sigma$ -DAC Architecture Clocked at the Nyquist Rate," *IEEE Transactions on Circuits and Systems II: Express Briefs*, vol. 55, no. 9, pp. 858-862, 2008.

-
- [103] D. Zhang and A. Alvandpour, "Analysis and calibration of nonbinary-weighted capacitive DAC for high-resolution SAR ADCs," *IEEE Transactions on Circuits and Systems II: Express Briefs*, vol. 61, no. 9, pp. 666-670, 2014.
- [104] 40 nm Standard Cell ASIC. Available: <http://www.onsemi.com/PowerSolutions/content.do?id=17099>
- [105] B. C. Lim and M. J. I. T. o. V. L. S. I. S. Horowitz, "An Analog Model Template Library: Simplifying Chip-Level, Mixed-Signal Design Verification," vol. 27, no. 1, pp. 193-204, 2018.
- [106] R. M. Hasani, D. Haerle, C. F. Baumgartner, A. R. Lomuscio, and R. Grosu, "Compositional neural-network modeling of complex analog circuits," in *2017 International Joint Conference on Neural Networks (IJCNN)*, 2017, pp. 2235-2242: IEEE.
- [107] X. Li *et al.*, "Behavioral modeling for analog system-level simulation by wavelet collocation method," vol. 50, no. 6, pp. 299-314, 2003.
- [108] L. Hedrich and E. Barke, "A formal approach to nonlinear analog circuit verification," in *Proceedings of the 1995 IEEE/ACM international conference on Computer-aided design*, 1995, pp. 123-127: IEEE Computer Society.
- [109] R. M. Hasani, D. Haerle, and R. Grosu, "Efficient modeling of complex analog integrated circuits using neural networks," pp. 1-4: IEEE.
- [110] C.-C. Liu, S.-J. Chang, G.-Y. Huang, and Y.-Z. Lin, "A 10-bit 50-MS/s SAR ADC with a monotonic capacitor switching procedure," *IEEE Journal of Solid-State Circuits*, vol. 45, no. 4, pp. 731-740, 2010.

Abstract

In this dissertation, a digital calibration technique is firstly proposed to improve the resolution of the pipelined ADCs. In the proposed method, the statistical distribution of the residue voltage is utilized to estimate the gain error and the third-order non-linearity arising from the residue amplifier. In the proposed method, these errors are compensated in the digital domain. To estimate and compensate for these errors, the proposed method evaluates and corrects the statistical distribution of the digital residue. The simulation results are presented for a 12-bit pipelined ADC. Based on these simulations, the number of digital samples required for convergence is approximately equal to 5×10^6 . By exploiting the proposed mechanism, the SNDR is enhanced from 49.9 to 70.9 dB.

Additionally, a statistics-based method is proposed to correct offset, gain, and time-skew mismatch between sub-ADCs in the time-interleaved ADC. In the proposed technique, the offset and gain mismatch is measured and corrected in the digital domain, and the time skew mismatch is measured in the digital domain and corrected in the analog domain. By employing this mechanism, SNDR and SFDR have been improved from 33.7 and 34.5 to 61 dB and 70.7 dB, respectively, after calibration.

Finally, a digital mechanism is proposed to improve the performance of the predictive SAR ADC. For this purpose, a multirate structure has been proposed to relieve the sampling-rate of the predictive SAR ADCs and to increase the resolution of this ADC by compensating for the errors caused by capacitive mismatch in the CR-DAC. The SFDR and SNDR of the proposed single-rate SAR ADC are 63 dB and 55 dB, respectively, before calibration and equal to 84.7 dB and 69.3 dB, respectively, after calibration. Also, the SFDR and SNDR of the proposed complex SAR ADC are equal to 66.3 dB and 53.9 dB, respectively, before calibration and identical to 82.3 dB and 69.1 dB, respectively, after calibration. Finally, the SFDR and SNDR of the proposed multirate SAR ADC are equal to 62.7 dB and 55 dB, respectively, before calibration and equal to 86.3 dB and 73.73 dB, respectively, after calibration.

Keywords: Analog-to-digital converter, calibration, adaptive systems, mismatch, prediction.



University of Zanjan
Faculty of Engineering
Department of Electrical Engineering

A thesis presented for the degree of
Ph.D. in Electrical Engineering

Digital Calibration of SAR Analog-to-Digital Converters

By

Hamidreza Mafi

Supervisors

Mostafa Yargholi

Mohammad Yavari

Advisor

Shahriar Mirabbasi

August 2019