



**Amirkabir University of Technology  
(Tehran Polytechnic)**

**Department of Electrical engineering**

**MSc Thesis**

**Digital Calibration of Analog Circuits Imperfections in Discrete-Time  
Sigma-Delta Modulators**

**By  
Amin Nodsut**

**Supervisor  
Dr.mohammad yavari**

**June-2018**

الله



دانشگاه صنعتی امیرکبیر

دانشکده مهندسی برق

کارشناسی ارشد الکترونیک- مدارهای مجتمع

کالیبراسیون دیجیتال اثرات غیر ایده آلی مدارهای آنالوگ در مدولاتورهای سیگما- دلتای زمان- گسسته

نگارش:

امین نوع دوست

استاد راهنما:

دکتر محمد یاوری

تیر ماه ۱۳۹۷

## تقدیم به پدر عزیزم و مادرم مهربانم :

خدای را بسی شاکرم که از روی کرم، پدر و مادری فداکار نسبیم ساخته تا در سایه درخت پربار وجودشان بیاسایم و از ریشه آنها شاخ و برگ گیرم و از سایه وجودشان در راه کسب علم و دانش تلاش نمایم. والدینی که بودنشان تاج افتخاری است بر سرم و نامشان دلیلی است بر بودنم، چرا که این دو وجود، پس از پروردگار، مایه هستی ام بوده اند دستم را گرفتند و راه رفتن را در این وادی زندگی پر از فراز و نشیب آموختند. آموزگارانی که برایم زندگی، بودن و انسان بودن را معنا کردند.

## با تشکر:

از استاد با کمالات و شایسته؛ جناب آقای دکتر محمد یاوری که به عنوان استاد راهنمای در کمال سعه صدر، با حسن خلق و فروتنی، از هیچ کمکی در این عرصه بر من دریغ ننمودند و زحمت راهنمایی این رساله را بر عهده گرفتند.  
همچنین از اساتید محترم جناب آقای دکتر کاتوزیان و جناب آقای دکتر معزی که داوری این پایان نامه را پذیرفته کمال تشکر و سپاس را دارم.

به نام خدا



## تعهدنامه اصالت اثر

تاریخ:

اینجانب امین نوعدشت متعهد می‌شوم که مطالب مندرج در این پایان نامه حاصل کار پژوهشی اینجانب تحت نظارت و راهنمایی استاد دانشگاه صنعتی امیرکبیر بوده و به دستاوردهای دیگران که در این پژوهش از آنها استفاده شده است مطابق مقررات و روال متعارف ارجاع و در فهرست منابع و مأخذ ذکر گردیده است. این پایان نامه قبلًا برای احراز هیچ مدرک هم‌سطح یا بالاتر ارائه نگردیده است.

در صورت اثبات تخلف در هر زمان، مدرک تحصیلی صادر شده توسط دانشگاه از درجه اعتبار ساقط بوده و دانشگاه حق پیگیری قانونی خواهد داشت.

کلیه نتایج و حقوق حاصل از این پایان‌نامه متعلق به دانشگاه صنعتی امیرکبیر می‌باشد. هرگونه استفاده از نتایج علمی و عملی، واگذاری اطلاعات به دیگران یا چاپ و تکثیر، نسخه‌برداری، ترجمه و اقتباس از این پایان‌نامه بدون موافقت کتبی دانشگاه صنعتی امیرکبیر ممنوع است. نقل مطالب با ذکر مأخذ بلامانع است.

امین نوعدشت

امضا

## چکیده

در مدولاتورهای سیگما-دلتا انتگرال‌گیرها مهم‌ترین بخش هستند که معمولاً به دلیل پایین بودن بهره و پهنای باند تقویت‌کننده آن باعث افت شدید نسبت سیگنال به نویز در مقایسه با حالت ایده‌آل می‌شوند. بنابراین روش‌های تصحیح دیجیتال پس‌زمینه برای افزایش دقت این مدولاتورها پیشنهاد می‌شود. روش‌های پیشنهادی متداول بهره انتگرال‌گیر را جهت تصحیح خطا به صورت خطی مدل می‌کنند.

در این پایان‌نامه تصحیح خروجی مبدل‌های سیگما-دلتا با فرض محدودیت پهنای باند و بهره‌ی غیرخطی برای تقویت‌کننده انتگرال‌گیر انجام شده است. مدل‌سازی بهره غیرخطی بر خلاف روش‌های متداول که از مدل چندجمله‌ای مرتبه بالا استفاده می‌کنند، به صورت کسری و جمع‌شونده در خروجی در نظر گرفته شده و نشان داده شده برای جبران سازی آن می‌توان از فیلتر‌های چند جمله‌ای تطبیقی استفاده کرد. روش ارائه شده از الگوریتم LMS به صورت پس‌زمینه برای تصحیح ضایعات فیلتر تطبیقی برای تخمین خطای انتگرال‌گیر استفاده می‌کند و با کسر تخمین خطای خروجی آن را تصحیح می‌کند.

این روش بر روی سه ساختار مدولاتور مرتبه دوم تک‌حلقه و کسکید ۲-۰ با ساختار فیدفوروارد و فیدبک در نرم‌افزار MATLAB پیاده‌سازی شده و SNDR آن‌ها به طور متوسط ۳۰ دسی‌بل بهبود پیدا کرده است. و ساختار مرتبه دوم تک‌حلقه با استفاده از نرم افزار cadence و با تکنولوژی 90nm و با ولتاژ تغذیه ۱ ولت به صورت مداری پیاده‌سازی شده و خروجی آن ۲۳ دسی‌بل بهبود پیدا کرده است. و توان مدار شبیه سازی شده حدود ۷۳/۰ میلی‌وات است و توان مبدل برای دقت مشخص نسبت به مبدل با کالیبراسیون خطی [۲۵] بهبود پیدا کرده است.

**کلمات کلیدی:** مدولاتورهای سیگما-دلتا، کالیبراسیون دیجیتال، غیره ایده‌آلی مدارهای آنالوگ، تحلیل و مدل‌سازی

## فهرست مطالب

عنوان	
صفحه	
۱	۱- فصل اول مقدمه.....
۲	۱-۱- انگیزه .....
۳	۱-۲- ساختار پایان نامه.....
۵	۲- فصل دوم مفاهیم اساسی مبدل های سیگما- دلتا.....
۶	۲-۱- مبدل های نرخ نایکوئیست.....
۸	۲-۲- مبانی مدولاتور های سیگما- دلتا.....
۸	۲-۲-۱- بیش نمونه برداری و شکل دهی نویز.....
۱۳	۲-۲-۳- پارامتر های عملکرد مدولاتور های سیگما- دلتا.....
۱۵	۲-۴- عملکرد ایده آل مدولاتور های سیگما- دلتا.....
۱۶	۲-۵- انواع ساختار های مدولاتور های سیگما- دلتا.....
۱۷	۲-۶- ساختار تک حلقه .....
۱۸	۲-۶-۱- مدولاتور مرتبه دوم.....

۱۸.....	۲-۶-۲ - مدولاتورهای مرتبه بالا
۱۹.....	۲-۷-۲ - ساختار مدولاتور کسکید
۲۱.....	۲-۷-۲ - ساختار کسکید
۲۲.....	۲-۷-۲ - ساختار L-0

### **۳- فصل سوم مدل‌سازی و جبران سازی خطای در مدولاتورهای سیگما-دلتا . ۲۵ .**

۲۶.....	۳-۱-۱ - فیلترهای تطبیقی
۲۸.....	۳-۱-۱-۱ - الگوریتم LMS
۲۹.....	۳-۱-۱-۲ - ساختار LMS جهت حذف نویز
۲۹.....	۳-۱-۱-۳ - تصحیح مبدل سیگما-دلتا با الگوریتم LMS
۳۰.....	۳-۲-۱ - مدل بهره و زمان نشست
۳۱.....	۳-۲-۲-۱ - مدل بهره محدود
۳۵.....	۳-۲-۲-۲ - مدل زمان نشست
۳۷.....	۳-۲-۲-۳ - ترکیب مدل زمان نشست و بهره محدود
۳۸.....	۳-۳-۱ - مروری بر روش‌های جبران سازی خطای
۳۹.....	۳-۳-۲ - جبران سازی نویز نشی بین طبقات
۴۰.....	۳-۳-۳ - جبران سازی با روش HDC در ساختار pipeline
۴۱.....	۳-۳-۴ - جبران سازی با اضافه کردن خازن جبرانساز
۴۲.....	۴-۳-۱ - جبران سازی نرخ چرخش
۴۳.....	۴-۳-۲ - جبرانسازی بهره محدود و پهنهای باند محدود انگرال‌گیر
۴۴.....	۴-۳-۳ - مروری بر سایر روش‌های کالیبراسیون دیجیتال در مدولاتورهای سیگما-دلتا

### **۴- فصل چهارم روش کالیبراسیون پیشنهادی ۴۶ .....**

۴۷.....	۴-۱-۱ - مدل‌سازی غیرهایه ایده‌الی انگرال گیر به صورت غیرخطی بدون حافظه
۴۷.....	۴-۱-۱-۱ - مدل‌سازی بهره‌ی غیرخطی انگرال گیر
۴۹.....	۴-۲-۱-۱ - خطای جمع شونده
۵۳.....	۴-۲-۱-۲ - جبران سازی پهنهای باند محدود
۵۵.....	۴-۲-۲-۱ - روند کالیبراسیون
۶۰.....	۴-۲-۲-۲ - روند استخراج خطای در مدولاتور سیگما-دلتا
۶۱.....	۴-۲-۲-۳-۱ - مدولاتور مرتبه دوم
۶۲.....	۴-۲-۲-۳-۲ - کسکید ۰-۰ با ساختار فیدبک

۶۴.....	۳-۳-۴- ساختار کسکید ۲-۰ با ساختار فیدفوروارد.....
۶۵.....	۴-۴- روند تصحیح خطای.....
۶۶.....	۴-۱- مدولاتور مرتبه دوم.....
۶۸.....	۴-۲- کسکید ۲-۰ با ساختار فیدبک.....
۶۹.....	۴-۳- ساختار ۲-۰ با ساختار فیدفوروارد.....
۷۱.....	<b>۵- فصل پنجم پیاده‌سازی مداری مدولاتور سیگما-دلتای مرتبه دوم.....</b>
۷۲.....	۵-۱- انتگرال گیر سوییچ شونده خازنی.....
۷۳.....	۵-۱-۱- نویز تقویت کننده.....
۷۴.....	۵-۲- سهم نویز انتگرالگیرها.....
۷۵.....	۵-۳- محاسبه خازن‌های نمونه‌بردار انتگرالگیر اول و دوم.....
۷۶.....	۵-۴- اجزای مداری ....
۷۷.....	۵-۴-۱- تقویت کننده.....
۷۸.....	۵-۴-۲- مدار بایاس.....
۷۹.....	۵-۴-۳- مدار تنظیم سطح ولتاژ مدد مشترک خروجی.....
۸۰.....	۵-۴-۴- کوانتايزر و مدار DAC مسیر فیدبک.....
۸۱.....	۵-۴-۵- سیگنال تست.....
۸۱.....	۵-۴-۶- پیش‌تقویت کننده.....
۸۲.....	۵-۴-۷- مقایسه‌گر.....
۸۵.....	۵-۴-۸- فلیپ-فلاب SR.....
۸۵.....	<b>۶- فصل ششم نتایج شبیه‌سازی‌ها، نتیجه‌گیری و ارائه پیشنهادات.....</b>
۸۶.....	۶-۱- نتایج شبیه‌سازی .....
۸۶.....	۶-۱-۱- شبیه‌سازی سیستمی مبدل کسکید ۲-۰ با ساختار فیدبک.....
۹۰.....	۶-۱-۲- شبیه‌سازی سیستمی مدولاتور با ساختار ۲-۰ فیدفوروارد.....
۹۴.....	۶-۱-۳- ساختار مرتبه دوم تک حلقه.....
۹۷.....	۶-۱-۴- شبیه‌سازی مداری مبدل مرتبه دوم.....
۱۰۰.....	۶-۲- نتیجه‌گیری .....
۱۰۱.....	۶-۳- پیشنهادات .....
۱۰۲.....	<b>مراجع .....</b>

## فهرست شکل‌ها

شکل (۱-۲): ساختار کلی مبدل‌های نرخ نایکوئیست [۲]	۶
شکل (۲-۲) گستردگی طیف نویز کوانتیزاسیون	۷
شکل (۳-۲): ساختار مبدل‌های بیش نمونه‌بردار از نوع سیگما-دلتا	۸
شکل (۴-۲): تاثیر بیش نمونه‌برداری در طراحی فیلتر آنتی الیاسینگ	۹
شکل (۵-۲): ساختار ساده‌شده مدولاتور مرتبه اول	۱۲
شکل (۶-۲): ساختار کلی مدولاتور مرتبه دوم تک حلقه	۱۷
شکل (۷-۲): ساختار سیستمی مدولاتور مرتبه L تک حلقه [۱]	۱۸
شکل (۸-۲): ساختار کلی مبدل‌های کسکید [۱]	۲۰
شکل (۹-۲): نمایی ساده از مبدل کسکید ۲-۲ [۷]	۲۱
شکل (۱۰-۲): ساختار کلی مبدل کسکید ۲-۰ [۸]	۲۳
شکل (۱-۳): بلوک دیاگرام اولیه فیلتر تطبیقی [۹]	۲۷
شکل (۲-۳): بلوک دیاگرام فیلتر تطبیقی برای پیش‌گویی کننده [۱۲]	۲۹
شکل (۳-۳): انگرال گیر سوییج شونده خازنی [۱۵]	۳۱
شکل (۴-۳): مقایسه بهره‌ی غیرخطی و بهره‌ی ثابت [۱۶]	۳۳
شکل (۵-۳): مدل‌سازی زمان نشست	۳۵
شکل (۶-۳): ترکیب مدل زمان نشست و بهره‌ی محدود	۳۹
شکل (۷-۳): تصحیح نویز نشتی در ساختار چندطبقه [۲۰ و ۲۱]	۴۰
شکل (۸-۳): بلوک دیاگرام تصحیح دیجیتال به روش HDC [۲۲]	۴۰
شکل (۹-۳): نحوه اضافه کردن خازن جبران ساز [۲۳]	۴۲
شکل (۱۰-۳): روش تصحیح مرجع [۲۴] در دو فاز تصحیح ضرایب (a) و عملکرد معمولی (b)	۴۳

..... ۴۴	شکل (۱۱-۳): ساختار کسکید تصحیح شده با محل تزریق سیگنال های تست. [۲۵].
..... ۴۸	شکل (۱-۴): مقایسه تخمین بهره به صورت چند جمله ای و کسری.
..... ۴۹	شکل (۲-۴): مدل سازی انتگرال گیر با بهره هی غیر خطی [۲۸].
..... ۴۹	شکل (۳-۴): مدل خطای انتگرال با ضرایب خطای بهره و قطب غیره ایده آل.
..... ۵۰	شکل (۴-۴): مدل خطای انتگرال گیر به صورت جمع شونده.
..... ۵۰	شکل (۵-۴): ساختار مدار انتگرال گیر سوییج شونده خازنی [۲۵].
..... ۵۶	شکل (۶-۴): ساختار کلی تصحیح خطأ به صورت بلوک دیاگرام.
..... ۵۷	شکل (۷-۴): ساختار فیلتر طبیقی موردنظر.
..... ۵۹	شکل (۸-۴): روند تصحیح ضرایب با الگوریتم LMS
..... ۶۱	شکل (۹-۴): مدولاتور مرتبه دوم تک حلقه همراه با بلوک های تصحیح.
..... ۶۲	شکل (۱۰-۴): ساختار مدولاتور فیدبک کسکید همراه با خطای جمع شونده.
..... ۶۴	شکل (۱۱-۴): ساختار مدولاتور فیدفوروارد.
..... ۶۸	شکل (۱۲-۴): روند تصحیح خطأ در مدولاتور مرتبه دوم.
..... ۶۹	شکل (۱۳-۴): روند تصحیح خطأ در مدولاتور ساختار کسکید فیدبک دار.
..... ۷۰	شکل (۱۴-۴): روند تصحیح خطأ در مدولاتور با ساختار کسکید فیدفوروارد.
..... ۷۴	شکل (۱-۵): نویز تقویت کننده انتگرال گیر در فاز (الف) نمونه برداری (ب) انتگرال گیری.
..... ۷۴	شکل (۲-۵): مدار معادل انتگرال گیر با در نظر گرفتن نویز.
..... ۷۶	شکل (۳-۵): ساختار مداری انتگرال گیر اول.
..... ۷۶	شکل (۴-۵): ساختار مداری انتگرال گیر دوم.
..... ۷۷	شکل (۵-۵): مدار تقویت کننده کسکود تاشده.
..... ۷۸	شکل (۶-۵): مدار بایاس تقویت کننده کسکود تاشده.
..... ۸۰	شکل (۷-۵): مدار سوییج شونده خازنی تنظیم مدد مشترک خروجی.
..... ۸۱	شکل (۸-۵): مدار شیفت رجیستر فیدبک دار خطی.

شکل(۹-۵): مدار پیش تقویت کننده.....	۸۲
شکل(۱۰-۵): مدار مقایسه گر.....	۸۳
شکل(۱۱-۵): سیگنال های به کار رفته در مبدل.....	۸۴
شکل(۱۲-۵): الف) ساختار لج به همراه اینورتر ب) مدار گیت NAND.....	۸۵
شکل(۱-۶): نمودار همگرایی ضرایب فیلتر تطبیقی کسکید ۲-۰ با ساختار فیدبک.....	۸۸
شکل(۲-۶): محدوده دینامیکی مبدل برای هر سه حالت کسکید ۲-۰ با ساختار فیدبک.....	۸۸
شکل(۳-۶): طیف خروجی مدولاتور کسکید ۲-۰ با ساختار فیدبک.....	۹۰
شکل(۴-۶): نمودار محدوده دینامیکی برای هر سه حالت مدولاتور با ساختار ۲-۰ فیدفوروارد.....	۹۲
شکل(۵-۶): طیف خروجی مدولاتور با ساختار ۲-۰ فیدفوروارد.....	۹۴
شکل(۶-۶): نمودار همگرایی ضرایب فیلتر تطبیقی مدولاتور با ساختار ۲-۰ فیدفوروارد.....	۹۵
شکل(۷-۶): نمودار همگرایی ضرایب فیلتر تطبیقی مدولاتور مرتبه دوم تک حلقه.....	۹۶
شکل(۸-۶): نمودار محدوده دینامیکی مبدل برای هر سه حالت مدولاتور مرتبه دوم تک حلقه.....	۹۷
شکل(۹-۶): طیف فرکانسی خروجی مداری مرتبه دوم تک حلقه.....	۹۸
شکل(۱۰-۶): طیف فرکانسی خروجی مداری در حالت غیرهایده آآل.....	۹۹
شکل(۱۱-۶): طیف فرکانسی خروجی مداری تصحیح شده.....	۱۰۰

## فهرست جدول‌ها

جدول (۱-۵): جدول اندازه پارامترهای تقویتکننده.	۷۸
جدول (۲-۵): جدول اندازه ترانزیستورهای مدار بایاس.	۷۹
جدول (۳-۵): جدول اندازه ترانزیتورهای پیشتقویتکننده.	۸۲
جدول (۴-۵): جدول اندازه ترانزیستورهای مدار مقایسه گر.	۸۴
جدول (۱-۶): جدول مقایسه پارامترهای مدولاتور کسکید با ساختار فیدبک.	۸۹
جدول (۲-۶): جدول مشخصات انتگرال گیرها	۹۰
جدول (۳-۶): جدول مشخصات انتگرال گیرها	۹۰
جدول (۴-۶): جدول مقایسه پارامترهای مدولاتور کسکید با ساختار فیدفوروارد.	۹۳
جدول (۵-۶): جدول مشخصات انتگرال گیرها	۹۴
جدول (۶-۶): جدول مقایسه پارامترهای مدولاتور مرتبه دوم	۹۷
جدول (۷-۶): جدول مقایسه با کارهای گذشته	۱۰۱

## فهرست علائم

ADC	Analog to Digital Converter
CMFB	Common Mode Feedback
DAC	Digital to Analog Converter
DR	Dynamic Range
ENOB	Effective Number of Bits
ETF	Error Transfer Function
FIR	Finite Impulse Response
FOM	Figure Of Merit
GBW	Gain-Bandwidth Product
HDC	Harmonic Distortion Cancelation
LMS	Least mean Squares
LSB	Least Significant Bit
LFSR	Linear Feedback Shift Register
MSB	Most Significant Bit
MASH	Multistage noise Shaping
NTF	Noise Transfer Function
OSR	OverSampling Ratio
PN	Pseudorandom Noise
SNDR	Signal to Noise and Distortion Ratio
SNR	Signal to Noise Ratio
SQNR	Signal to Quantization Noise Ratio
STF	Signal Transfer Function
SFDR	Spurious Free Dynamic Range
SAR	Successive Approximation Register
TF	Test Transfer Function
$\Sigma\Delta$	Sigma-Delta

## واژه نامه

Adaptive filter	فیلتر تطبیقی
Anti-alising	ضد درهم روی
Casual	علی
Digital correction	تصحیح دیجیتال
jitter	لرزش
Noise cancelation	خنثی سازی نویز
Nonideality	غیرهایدهآلی
Pesdou-random	شبه تصادفی
Pipline	خط لوله
Polyphase	چند فازی
power	توان
overflow	سرریز
oversampling	بیش نمونه برداری
Self-learnig	خودفرآگیری
Transmission-gate	گیت انتقال

## مراجع

- [1] R. del Rio, F. Medeiro, B. Pérez-Verdú, J.M. de la Rosa ; *Cmos Sigma-delta Modulator for Sensors and Telecom* , Springer, 2006.
- [2] Richard schreier, Gabor C.Temes ; *Understanding Sigma-delta converters* ,John Wiley & Sons,2005.
- [3] G. Yin and Willy Sansen , “*A high-frequency and high-resolution fourth-order A/D Converter in BiCMOS Technology*”, IEEE Journal of Solid-State Circuits, vol 29.8, pp. 857-865 , Aug 1994.
- [4] Y. Geerts ; *Design of Multi-bit Sigma-delta Converters*, Kluwer Academic publisher , Dordrecht 2002.
- [5] R.Shrierer ; “*An Empirical Study of High order Single-bit Sigma-delta Modulators*” , IEEE Trans on circuits and systems II, vol.40 , no.8 ,pp 461-466, August 1991.
- [6] F.Grefers , M.ortmmans ; *Continuos time Sigma-delta A/D Conversion* , New York , Springer , 2005 .
- [7] H A. Morgado, R. del Rio, and J.M. de La Rosa ; *Nanometer CMOS Sigma-Delta Modulators for Software Defined Radio*. Springer, 2011.
- [8] G.T.C. Leslie and B. Singh , “*An Improved Sigma-delta Modulator Architecture*”, IEEE International Symposium on Circuits and Systems, , 372-375 vol.1 , May 1990.
- [9] Alexander D.pouilarikas; *Adaptive Filtering :fundamentals of least mean squers with matlab* , CRC press ,2015.
- [10] Monson H. Hayes ; *Statistical Digital Signal Processing And Modeling* , John Wiley & Sons, Inc., 1996
- [11] S. Haykin ; *Adaptive Filter Theory*, Prentice Hall, Englewood Cliffs, NJ, 4th edition, 2002.
- [12] Paulo S.R.Diniz ; *Adaptive Filtering :algoritms and practical implementations*, Springer , second edition , 2008.
- [13] Hamed Yaghoobian , Ali Akbar Khazaei , Mojtaba Salmani Zarchi , S.Javad Sayed Hosayni , “*Modeling of a Robust and Fast Noise Cancellation System*”, UKSim 5th European Symposium on Computer Modeling and Simulation , 2011.
- [14] Abdelghani Denduagha, Nour-Eddine Boughuechal, Samir barra ;”*Modeling of Second order Sigma-delta Converters with imperfections*”, International Journal on Electrical Engineering and Informatics, volume3-number 2 ,2011.
- [15] K. Abdelfattah and B. Razavi, “*Modeling Op-amp nonlinearity in Switched-capacitor Sigma-delta Modulators*”, in Proc. IEEE Custom Integrated Circuits Conf., pp. 197-200,

Sep 2006 .

- [16] Hashem Zare-Hoseini, Omid Shoaei , Izzet Kale ;“*Precise Behavioural Modelling of High-Resolution Switched-Capacitor Delta-Sigma Modulators*”, Instrumentation And Measurement Technology Conference , may 2004 .
- [17] Fu-Chuang Chen and Chih-Lung Hsieh ;” *Modeling Harmonic Distortions Caused by Nonlinear Op-Amp DC Gain for Switched-Capacitor Sigma-Delta Modulators* ” IEEE Transactions on Circuits and Systems: Express briefs, vol. 56, no. 9, September 2009.
- [18] R. Del Rio, F.Medeiro ,J.M. de la Rosa , B. Pérez-Verdú , A. Rodríguez-Vázquez;”*Reliable Analysis of Settling Errors in SC integrators- Application to High Speed Low-power ΣΔ Modulators Design*”, IEEE International on Circuits and Sytems ,vol.5 , 2000.
- [19] F. Medeiro, B. PCrez-Verdd, A. Rodriguez-Vazquez and J.L. Huertas , “ *Modeling OpAmp- Induced Harmonic Distortion for Switched-Capacitor sigma-delta Modulator Design*” Analog Integrated Circuits and Signal Processing, vol. 67, no. 2, pp. 157-168, Nov 2010.
- [20] P. Kiss, J. Silva, A. Wiesbauer, T. Sun, U.-K. Moon, J. T. Stonick, and G. C. Temes, “*Adaptive digital correction of analog errors in MASH ADC's-Part II: Correction using test signal injection*” ,Transactions on Circuits and Systems-II, vol. 47, no.7, pp. 629-638, Jul 2000.
- [21] Gert Cauwenberghs , Gabor C. Temes ,” *Adaptive Digital Correction of Analog Errors in MASH ADC's-Part I: Off-Line and Blind On-Line Calibration*” Transactions on Circuits and Systems -II : Analog and Digital processing ,vol. 47, no.7, July 2000 .
- [22] A.Panigada , I.Galton , “*Digital-Background-Correction-of-HarmonicDistortion-in-Pipelined-ADCs*” , IEEE Transactions on Circuits and Systems: Regular press, vol. 53, no. 9, September, 2006.
- [23] Su-Hao Wu, Jieh-Tsorng ;” *A 81-dB Dynamic Range 16-MHz Bandwidth Modulator Using Background Calibration* ”, IEEE Journal of Solid-state Circuits, vol. 48, no.9, September 2013
- [24] Keith A. O'Donoghue, Paul J. Hurst, Stephen H. Lewis, “*A Digitally Corrected 5-mW 2-MS/s SC ADC in 0.25- m CMOS With 94-dB SFDR*” ”, IEEE Journal of Solid state Circuits, vol. 46,no.11 ,November2011.
- [25] Alireza Bafandeh ,Mohammad Yavari , “*Digital Calibration of Amplifier Finite DC Gain and Gain-Bandwidth in MASH ΣΔ Modulators,*” IEEE Trans Circuits Syst. I, Reg. Papers, vol. 52, no. 7, pp. 1276-1291, Jul 2016.
- [26] subhanshu Gubta, Ti Yang,Kuan Wey Cheng ,Jeyanandh paramesh ,David J.Allstot ;”*multi-rate polyphase schemes for oversampeled Data Conversion systems*”,IEEE Conference on Acoustic , Speech and Signal Processing, sep 2011.
- [27] Jun Peng , Jianhui Wang ,” *Optimal FIR Filter Design for Uncertain 2-1 Sigma-delta modulator via curve fitting method* ”,International Conference on image analysis and Signal Processing, Jun 2012.

- [28] V. F. Dias, G. Palmisano, P. O’Leary and F. Maloberti: “*Fundamental Limitations of Switched-Capacitor Sigma-Delta Modulators*”, IEEE Proceedings-G, 139, 27-32 1992.
- [29] Ian J. Morrison and Peter J.W. Rayner, “*The Application of Volterra Series to Signal Estimation* ”, International Conference on Acoustics, Speech, and Signal Processing , ICASSP-91, 14-17, pp: 1481-1484 vol.2 , April 1991.
- [30] B. Murmann , B. Boser ,“*A 12-bit 75-MS/s pipelined ADC using open loop residue amplification*” ,IEEE J. Solid-State Circuits, vol. 38, no. 12, pp. 2040-2050, Dec 2003.
- [31] K. A. O’Donoghue, P. J. Hurst, and S. H. Lewis, “*A digitally calibrated 5-mW 2-MS/4th-order ΔΣ ADC in 0.25-μm CMOS with 94 dB SFDR*” ,European Solid-State Circuit Conf., pp. 422-425 , Sep. 2010.
- [32] A. Panigada and I. Galton ; “*A 130mW 100MS/s pipeline ADC with 69dB SNDR enabled by digital harmonic distortion correction*”, in Proc. IEEE Int.Solid-State Circuit Conf , pp. 162-163 , Feb 2009.
- [33] A. Panigada and I. Galton ; “*Digital background correction of harmonic distortion in pipelined ADCs*” , IEEE Trans. Circuits Sys. I, vol. 53, no. 9 pp. 1885-1895, Sep 2006.
- [34] Kutluyıl Doğançay ; “*Blind Compensation of Nonlinear Distortion for Bandlimited Signals*”, Proc. Of IEEE Custom Integrated Circuits Conference, pp. 759-762, Sept 2005.
- [35] J. M. de la Rosa ; “*Sigma-Delta Modulators: Tutorial Overview, Design Guide, and State-of-the-Art Survey*”, IEEE Transactions on Circuits and Systems I: Regular Papers, vol. 58, pp. 1-21, January 2011.
- [36] M.yavari ,”*Low-Voltage High-Performance Sigma-Delta Modulators for Broadband Applications* ” phd thesis, University of Tehran, Tehran, Iran, Sept. 2001-June 2006.
- [37] J. Sauerbrey et al , “*A 0.7-V MOSFET-Only Switched-Opamp Modulator in Standard Digital CMOS Technology*” , IEEE Journal of Solid-State Circuits, vol. 37, pp. 1662-1669, December 2002.
- [38] B. E. Jonsson , “*A Survey of A/D-Converter Performance Evolution*” Proc. of the IEEE Intl. Conf. on Electronics, Circuits, and Systems, pp. 766-769, December 2010.
- [39] B. E. Jonsson , “*On CMOS Scaling and A/D-Converter Performance*”, Proc. of the NORCHIP Conf., pp. 1-4, November 2010.
- [40] R. C. Tausworthe , “*Random numbers generated by linear recurrence modulo two*” ,Math Comp., vol. 19, pp. 201-209, Apr 1965.
- [41] M. C. Huang and S. I. Lu ; “*A Fully Differential Comparator-Based Switched Capacitor  $\Sigma\Delta$  Modulator*”, IEEE Journal of Solid-state Circuits, vol. 44, pp. 369-373, sep 2000.
- [42] F. Medeiro et al , “*Quick Design of High-Performance  $\Sigma\Delta$  Modulators using CAD Tools: A 16.4 b 1.71 mW CMOS for 9.6 ksamples/s A/D Conversion*”, Proc. of 2nd IEEE-CAS Region 8 Workshop on Analog and Mixed IC Design , pp. 22-27, 1997.

- [43] Alireza Bafandeh ,“ *Digital Calibration of Analog Circuits Imperfections in Sigma-Delta Modulators*”, Msc Thesis ,Amir Kabir University of Technology ,Tehran,Iran ,June 2013-feb 2015.

## **Abstract:**

In sigma-delta modulators are most important part of architecture and their low gain and frequency bandwidth can decrease the signal to noise ratio greatly. Therefor , recently background digital calibration methods are used for improve these modulators precision.conventional methods model the integrators error in linear way.

In this thesis calibration of sigma-delta modulators with assume of nonlinear gain of integrator and finite bandwidth is presented.conventional methods use polynominal function for estimation of nonlinear gain but in this work fractional function is used for estimation of integrator nonlinear gain and finaly the additive error calculation is presented for integrator error so we can use Fir adaptive filter for noise cancelation. LMS algorithm is used for update the adaptive filter continuously.

Integrators are the most important part in sigma-delta converters, which because of low gain and bandwidth, intensely decrease the signal to noise ratio in comparison to ideal circuit. In this thesis, the approach is correction of sigma-delta output under condition of limited bandwidth and nonlinear gain of integrator amplifier. By using LMS algorithm and nonlinear adaptive filter, the correction of modulator output is performed. At first, the procedure of formulated correction is performed for different topologies using MATLAB and we see at least 30 dB increase in SNDR. And eventually second order modulator, is designed and simulated in 90 nm CMOS technology by 1 v supply voltage and we see 23 dB increase in SNDR parameter. Cadence software is used for circuit simulations. the circuit power consumption is 0.73 mw.

Keywords: sigma-delta modulators ,analog circuits nonidealities, digital correction



**Amirkabir University of Technology  
(Tehran Polytechnic)**

**Department of Electrical engineering**

**MSc Thesis**

**Digital Calibration of Analog Circuits Imperfections in Discrete-Time  
Sigma-Delta Modulators**

**By  
Amin Nodsut**

**Supervisor  
Dr.mohammad yavari**

**June-2018**