



دانشگاه صنعتی امیرکبیر

(پلی تکنیک تهران)

دانشکده مهندسی برق

پایان نامه کارشناسی ارشد

گرایش الکترونیک

عنوان

بهبود ساختاری مدولاتورهای سیگما-دلتای زمان-پیوسته برای

کاربردهای سرعت بالا

نگارش

علیرضا اکبریور بازرگانی

(۹۳۱۲۳۱۶۴)

استاد راهنما

دکتر محمد یآوری

بهار ۱۳۹۶





به نام خدا

تعهدنامه اصالت اثر

تاریخ:

این جانب علیرضا اکبرپور بازرگانی متعهد می‌شوم که مطالب مندرج در این پایان‌نامه حاصل کار پژوهشی این جانب تحت نظارت و راهنمایی اساتید دانشگاه صنعتی امیرکبیر بوده و به دستاوردهای دیگران که در این پژوهش از آن‌ها استفاده شده است، مطابق مقررات و روال متعارف ارجاع و در فهرست منابع و مآخذ ذکر گردیده است. این پایان‌نامه قبلاً برای احراز هیچ مدرک هم‌سطح یا بالاتر ارائه نگردیده است. در صورت اثبات تخلف در هر زمان، مدرک تحصیلی صادرشده توسط دانشگاه از درجه اعتبار ساقط بوده و دانشگاه حق پیگیری قانونی خواهد داشت.

کلیه نتایج و حقوق حاصل از این پایان‌نامه متعلق به دانشگاه صنعتی امیرکبیر می‌باشد. هرگونه استفاده از نتایج علمی و عملی، واگذاری اطلاعات به دیگران یا چاپ و تکثیر، نسخه‌برداری، ترجمه و اقتباس از این پایان‌نامه بدون موافقت کتبی دانشگاه صنعتی امیرکبیر ممنوع است. نقل مطالب با ذکر مآخذ بلامانع است.

علیرضا اکبرپور بازرگانی

امضا

چکیده

در این پژوهش، ابتدا جبران‌سازی ELD به کمک حلقه‌ی سریع حول کوانتایزر در مدولاتورهای سیگما-دلتای زمان-پیوسته، مورد بررسی قرار گرفته است و روابط نظام‌مندی، برای محاسبه‌ی ضرایب مدولاتور تصحیح‌شده ارائه شده است. این روابط، بر مبنای تحلیل حوزه‌ی زمان خروجی فیلتر حلقه‌ی مدولاتور استخراج شده‌اند. به نحوی که، خروجی فیلتر ایده‌آل و فیلتر تصحیح شده، در لحظه‌های نمونه‌برداری، کاملاً یکسان باشد. مهم‌ترین مزیت روابط ارائه شده، امکان به‌کارگیری آن در ساختارهای مختلف، با شکل موج‌های دلخواه DAC مسیر فیدبک و همچنین قابلیت پیاده‌سازی نرم‌افزاری است. این در حالی است که روش‌های پیشین تنها امکان به‌کارگیری بر روی مدولاتورهایی را دارند که شکل موج DAC آن‌ها، قابل توصیف در حوزه‌ی فرکانس است. سپس روشی تحت عنوان جبران‌سازی دو مرحله‌ای ELD ارائه شده است که به کمک آن می‌توان محدودیت سرعت ناشی از تاخیر مدارهای DEM را کاهش داد. در این روش، که با تعمیم روی کرد ارائه‌شده در قسمت اول پژوهش به دست آمده است، خروجی کوانتایزر و خروجی مدار DEM به طور جداگانه و با دو تاخیر متفاوت به حلقه‌ی مدولاتور اعمال می‌شود. به این ترتیب که تاخیر خروجی کوانتایزر کم‌تر از یک تناوب پالس ساعت بوده، ولی تاخیر خروجی مدار DEM می‌تواند بین یک تا دو تناوب پالس ساعت باشد. با به‌کارگیری این روش، در مدولاتورهایی که تاخیر DEM عامل محدودیت سرعت است، نرخ نمونه‌برداری می‌تواند تا دو برابر زیاد شود. نهایتاً با استفاده از جبران‌سازی دو مرحله‌ای ELD، یک مدولاتور زمان-پیوسته مرتبه‌ی سوم، در سطح ترانزیستور در تکنولوژی TSMC CMOS 90nm با ولتاژ تغذیه‌ی ۱ شبیه‌سازی شده است. مدولاتور طراحی شده دارای $\text{SNDR}=77 \text{ dB}$ ، پهنای‌باند 10 MHz و نرخ نمونه‌برداری 480 MHz بوده و معیار شایستگی آن برابر 195 fJ/conv-step است.

واژه‌های کلیدی:

مدولاتور سیگما-دلتا زمان-پیوسته، جبران‌سازی تاخیر حلقه، ELD، DEM، DWA، جبران‌سازی ELD در حوزه‌ی زمان.

صفحه	فهرست مطالب
۱.....	۱ فصل اول: مقدمه
	۱-۱ انگیزه ۲
۳.....	۲-۱ دستاوردها.....
۴.....	۳-۱ ساختار پایان نامه.....
۶.....	۲ فصل دوم: مبانی مبدل های آنالوگ به دیجیتال
۷.....	۱-۲ مفاهیم اولیه.....
۹.....	۱-۱-۲ مدل نویز سفید برای خطای کوانتیزاسیون.....
۱۱.....	۲-۲ معیارهای ارزیابی.....
۱۲.....	۳-۲ مبدل های نرخ نایکوئیست.....
۱۳.....	۴-۲ بیش نمونه برداری.....
۱۴.....	۵-۲ مبدل سیگما-دلتا.....
۱۶.....	۶-۲ افزایش کارایی مدولاتورهای سیگما-دلتا.....
۱۷.....	۱-۶-۲ افزایش OSR.....
۱۷.....	۲-۶-۲ افزایش مرتبه ی مدولاتور.....
۱۸.....	۳-۶-۲ به کارگیری کوانتایزر چند بیتی.....
۱۸.....	۷-۲ فیلتر حلقه در مدولاتورهای مرتبه ی بالاتر.....
۲۰.....	۸-۲ مدولاتور سیگما-دلتای زمان-پیوسته.....
۲۳.....	۹-۲ آثار غیر ایده آلی در مدولاتورهای سیگما-دلتای زمان پیوسته.....
۲۴.....	۱-۹-۲ تاخیر اضافی حلقه ELD.....
۲۴.....	۲-۹-۲ جیتر CLK در مدولاتورهای سیگما-دلتای زمان- پیوسته.....
۲۵.....	۳-۹-۲ عدم تطبیق المان های DAC.....
۲۵.....	۱۰-۲ مروری بر تحقیقات در زمینه ی مدولاتورهای زمان-پیوسته.....
۲۷.....	۳ فصل سوم: ELD در مدولاتورهای سیگما-دلتای زمان- پیوسته
۲۸.....	۱-۳ آثار ELD بر عملکرد مدولاتور سیگما-دلتا.....
۲۹.....	۲-۳ روش های جبران سازی ELD.....
۲۹.....	۱-۲-۳ جبران سازی با حلقه ی فیدبک سریع حول کوانتایزر.....
۳۰.....	۲-۲-۳ جبران سازی با مشتق گیر دیجیتال.....
۳۲.....	۳-۲-۳ جبران سازی دیجیتال.....
۳۲.....	۴-۲-۳ جبران سازی تناسبی.....
۳۴.....	۳-۳ بررسی روش های جبران سازی ELD.....
۳۵.....	۳-۳-۳ SNR ، DR۱.....

۳۵	تغییرات خروجی انتگرال گیرها
۳۶	۳-۳-۳ حاصل ضرب بهره-پهنای باند
۳۹	۴-۳ سایر روش‌های جبران سازی ELD
۴۱	فصل چهارم: تحلیل زمانی جبران سازی مرسوم ELD
۴۳	۱-۴ تحلیل زمانی جبران سازی مرسوم ELD
۴۴	۱-۱-۴ جبران سازی زنجیره‌ی مرتبه‌ی اول
۴۷	۲-۱-۴ جبران سازی زنجیره‌ی مرتبه‌ی دوم
۵۲	۳-۱-۴ جبران سازی زنجیره‌ی مرتبه‌ی M
۵۸	۲-۴ بررسی صحت روابط به دست آمده
۶۲	۳-۴ نتیجه
۶۳	فصل پنجم: جبران سازی دو مرحله‌ای ELD
۶۵	۱-۵ تشریح جبران سازی دو مرحله‌ای ELD
۶۷	۲-۵ استخراج روابط جبران سازی دو مرحله‌ای ELD
۷۰	۳-۵ خارج کردن مدار DWA از حلقه‌ی فیدبک سریع
۷۴	فصل ششم: شبیه سازی مداری
۷۵	۱-۶ انتخاب ساختار
۸۰	۲-۶ تحقق مداری
۸۲	۳-۶ طراحی تقویت کننده‌های عملیاتی
۸۹	۴-۶ طراحی کوانتایز و DAC مسیر فیدبک
۹۰	۱-۴-۶ مقایسه کننده
۹۲	۲-۴-۶ D-Flip Flop
۹۴	۳-۴-۶ DAC جریان
۹۷	۵-۶ شبیه سازی مداری
۱۰۳	فصل هفتم: نتیجه گیری و پیشنهادها
۱۰۴	۱-۷ نتیجه گیری
۱۰۵	۲-۷ پیشنهادها
۱۰۶	پیوست (الف) توابع MATLAB برای جبران سازی ELD
۱۰۸	الف-۱ تابع جبران سازی مرسوم ELD
۱۰۸	الف-۲ تابع جبران سازی دو مرحله‌ای ELD
۱۱۲	پیوست (ب) مدولاتور سیگما دلتا با کوانتایزر SAR

۱۱۷ منابع و مراجع

صفحه	فهرست شکل‌ها
۷	شکل (۱-۲): طیف سیگنال پیوسته و سیگنال نمونه‌برداری شده متناظر آن.....
۸	شکل (۲-۲): مشخصه‌ی ورودی خروجی کوانتایزر ۲ بیتی.....
۹	شکل (۳-۲): خطای کوانتیزاسیون کوانتایزر دو بیتی.....
۱۰	شکل (۴-۲): الف) تابع چگالی احتمال و ب) چگالی طیف توان نویز کوانتیزاسیون.....
۱۰	شکل (۵-۲): مدل خطی کوانتایزر.....
۱۱	شکل (۶-۲): مثالی از طیف خروجی یک مبدل آنالوگ به دیجیتال.....
۱۴	شکل (۷-۲): ساختار کلی مدولاتور سیگما دلتا.....
۱۵	شکل (۸-۲): مدل خطی مدولاتور سیگما-دلتا.....
۱۶	شکل (۹-۲): شکل دهی نویز مرتبه‌ی اول.....
۱۷	شکل (۱۰-۲): تابع تبدیل نویز با مرتبه‌های مختلف.....
۱۸	شکل (۱۱-۲): مدولاتور مرتبه‌ی L با ساختار فیدبک.....
۱۸	شکل (۱۲-۲): مدولاتور مرتبه‌ی L با ساختار فیدفوروارد.....
۱۹	شکل (۱۳-۲): پیاده‌سازی فیدبک محلی.....
۲۰	شکل (۱۴-۲): الف) مدولاتور سیگما-دلتای زمان-پیوسته ب) معادل زمان-گسسته.....
۲۲	شکل (۱۵-۲): فیلتر حلقه‌ی زمان-گسسته و زمان-پیوسته.....
۲۳	شکل (۱۶-۲): عوامل خطا در مدولاتورهای زمان-پیوسته.....
۲۸	شکل (۱-۳): تاثیر ELD با مقادیر مختلف بر روی شکل موج DAC.....
۲۹	شکل (۲-۳): مدولاتور سیگما-دلتای مرتبه دوم.....
۳۰	شکل (۳-۳): جبران‌سازی مرسوم با استفاده از حلقه‌ی سریع حول کوانتایزر.....
۳۱	شکل (۴-۳): جبران‌سازی ELD با مشتق‌گیر دیجیتال.....
۳۲	شکل (۵-۳): جبران‌سازی ELD به روش دیجیتال.....
۳۳	شکل (۶-۳): جبران‌سازی تناسبی ELD.....
۳۳	شکل (۷-۳): انتگرال‌گیر تناسبی.....
۳۴	شکل (۸-۳): تابع STF مدولاتور مرتبه‌ی دوم ایده‌آل و مدولاتور جبران‌سازی شده به روش تناسبی [۳۹].
۳۵	شکل (۹-۳): بیشینه‌ی SNR قابل دستیابی برای مدولاتور مرتبه‌ی دوم با توجه به روش جبران‌سازی [۳۹].
۳۵
۳۶	شکل (۱۰-۳): سوئینگ مورد نیاز آخرین انتگرال‌گیر با توجه به روش جبران‌سازی (دامنه‌ی ورودی برابر با 0.8 V_{ref}).....
۳۸	شکل (۱۱-۳): تاثیر GBW انتگرال‌گیر دوم و جمع‌کننده، بر روی SNR در روش‌های مختلف جبران‌سازی.....
۳۹	شکل (۱۲-۳): مدولاتور زمان-پیوسته با جبران‌سازی دیجیتال ELD [۴۳].

- شکل (۳-۱۳): جبران‌سازی ELD بیش از یک تناوب پالس ساعت [۴۵]..... ۴۰
- شکل (۴-۱): مدولاتور مرتبه‌ی L با ساختار فیدبک..... ۴۳
- شکل (۴-۲): تفکیک فیلتر حلقه به شاخه‌های متشکل از انتگرال‌گیرهای سری..... ۴۳
- شکل (۴-۳): فیلتر حلقه‌ی مدولاتور مرتبه‌ی اول..... ۴۴
- شکل (۴-۴): خروجی الف (DAC و ب) انتگرال‌گیر فیلتر مرتبه‌ی اول، به ازای ورودی ضربه، در حالت ایده‌آل..... ۴۴
- شکل (۴-۵): فیلتر مرتبه‌ی اول با در نظر گرفتن ELD..... ۴۵
- شکل (۴-۶): خروجی الف (DAC و ب) انتگرال‌گیر فیلتر مرتبه‌ی اول، به ازای ورودی ضربه، در حضور ELD..... ۴۵
- شکل (۴-۷): پاسخ ضربه‌ی خطای فیلتر، ناشی از تاخیر ELD..... ۴۶
- شکل (۴-۸): جبران‌سازی فیلتر مرتبه‌ی اول..... ۴۷
- شکل (۴-۹): زنجیره‌ی متشکل از دو انتگرال‌گیر..... ۴۷
- شکل (۴-۱۰): خروجی الف (DAC، ب) انتگرال‌گیر اول و ج) انتگرال‌گیر دوم زنجیره‌ی مرتبه‌ی دوم، به ازای ورودی ضربه..... ۴۸
- شکل (۴-۱۱): پاسخ ضربه‌ی خروجی الف) انتگرال‌گیر اول، ب) انتگرال‌گیر دوم زنجیره‌ی مرتبه‌ی دوم، در حضور ELD..... ۴۹
- شکل (۴-۱۲): خطای تاخیر ورودی انتگرال‌گیر دوم..... ۵۰
- شکل (۴-۱۳): جبران‌سازی زنجیره‌ی مرتبه‌ی دوم..... ۵۰
- شکل (۴-۱۴): زنجیره‌ی مرتبه M جبران‌سازی شده..... ۵۲
- شکل (۴-۱۵): زنجیره‌های تصحیح‌شده‌ی یک مدولاتور مرتبه‌ی سوم..... ۵۷
- شکل (۴-۱۶): مدولاتور بازسازی‌شده با برهم‌نهی زنجیره‌های تصحیح‌شده..... ۵۷
- شکل (۴-۱۷): مدولاتور زمان-پیوسته‌ی مرتبه‌ی دوم..... ۵۸
- شکل (۴-۱۸): تجزیه‌ی مدولاتور مرتبه‌ی دوم به زنجیره‌های جزئی..... ۶۰
- شکل (۴-۱۹): پاسخ ضربه‌ی الف) فیلتر ایده‌آل و ب) فیلتر جبران‌سازی شده، $T_S=1$ و $ELD=0.75$ ۶۱
- شکل (۵-۱): مدولاتور با دو مرحله جبران‌سازی ELD..... ۶۵
- شکل (۵-۲): خروجی گره‌های زنجیره‌ی مرتبه‌ی دوم برای $T_S < T_d < 2T_S$ ۶۶
- شکل (۵-۳): زنجیره‌ی مرتبه‌ی M با دو مرحله جبران‌سازی ELD..... ۶۷
- شکل (۵-۴): فیلتر حلقه مدولاتور مرتبه‌ی سوم..... ۶۸
- شکل (۵-۵): جبران‌سازی دو مرحله‌ای مدولاتور مرتبه‌ی سوم..... ۶۹
- شکل (۵-۶): پاسخ ضربه‌ی فیلتر مرتبه‌ی سوم در حالت‌های مختلف..... ۶۹
- شکل (۵-۷): مدل خطای DAC در گره‌های مختلف مدولاتور سیگما-دلتا مرتبه‌ی دوم..... ۷۰
- شکل (۵-۸): مسیر سیگنال در مدولاتور مرتبه‌ی دوم..... ۷۰
- شکل (۵-۹): تابع تبدیل خطای DAC‌های مختلف تا خروجی مدولاتور مرتبه‌ی دوم..... ۷۱

شکل (۵-۱۰): توان نرمالیزه‌ی نویز خروجی ناشی از خطای DAC در گره‌های مختلف مدولاتور مرتبه‌ی دوم بر حسب SNR.....	۷۲
شکل (۵-۱۱): نسبت توان نویز DAC در ورودی انتگرال‌گیر دوم و کوانتایزر به کل توان نویز ناشی از خطای DAC.....	۷۳
شکل (۶-۱): مدولاتور مرتبه‌ی سوم با ساختار فیدفوروارد و جبران‌سازی دومرحله‌ای ELD.....	۷۵
شکل (۶-۲): طیف توان خروجی مدولاتور جبران‌سازی شده و بررسی STF.....	۷۶
شکل (۶-۳): مدل تقویت‌کننده‌ی غیر ایده‌آل.....	۷۷
شکل (۶-۴): تغییرات SNDR بر حسب تغییرات بهره‌ی dc تمامی تقویت‌کننده‌های عملیاتی.....	۷۷
شکل (۶-۵): تغییرات SNDR بر حسب تغییرات GBW تمامی تقویت‌کننده‌های عملیاتی.....	۷۸
شکل (۶-۶): طیف خروجی مدولاتور با DAC غیرخطی.....	۷۹
شکل (۶-۷): طیف خروجی مدولاتور با DAC غیرخطی و مدار DWA برای تمامی DACها.....	۷۹
شکل (۶-۸): طیف خروجی مدولاتور با DAC غیرخطی و مدار DWA خارج از حلقه‌ی سریع.....	۸۰
شکل (۶-۹): پیاده‌سازی مداری مدولاتور مرتبه‌ی سوم با ساختار فیدفوروارد.....	۸۱
شکل (۶-۱۰): تقویت‌کننده‌ی دوطبقه تمام تفاضلی با جبران‌سازی میلر.....	۸۲
شکل (۶-۱۱): منابع نویز تقویت‌کننده.....	۸۴
شکل (۶-۱۲): مدار CMFB.....	۸۶
شکل (۶-۱۳): مدار گرایش سوئینگ زیاد.....	۸۶
شکل (۶-۱۴): اندازه‌ی پاسخ فرکانسی تقویت‌کننده‌ی عملیاتی در سه گوشه‌ی تکنولوژی.....	۸۸
شکل (۶-۱۵): فاز پاسخ فرکانسی تقویت‌کننده‌ی عملیاتی در سه گوشه‌ی تکنولوژی.....	۸۸
شکل (۶-۱۶): مسیرهای فیدبک مدولاتور طراحی شده و زمان‌بندی منابع پالس ساعت مسیر فیدبک.....	۸۹
شکل (۶-۱۷): مقایسه‌کننده‌ی به‌کار رفته در مدولاتور سیگما-دلتا.....	۹۰
شکل (۶-۱۸): نتیجه‌ی آزمون بیش‌رانی مقایسه‌کننده‌ی طراحی شده.....	۹۱
شکل (۶-۱۹): مدار تزویج خازنی برای مقایسه‌ی ورودی تفاضلی.....	۹۲
شکل (۶-۲۰): DFF با ساختار Master-Slave حساس به لبه‌ی بالارونده‌ی CLK.....	۹۲
شکل (۶-۲۱): مدار DFF (الف Master ب Slave).....	۹۳
شکل (۶-۲۲): شبیه‌سازی DFF.....	۹۴
شکل (۶-۲۳): المان واحد DAC جریان.....	۹۵
شکل (۶-۲۴): طیف خروجی مدولاتور طراحی شده، حاصل از شبیه‌سازی مداری TT @ +27 C.....	۹۸
شکل (۶-۲۵): طیف خروجی مدولاتور طراحی شده، حاصل از شبیه‌سازی مداری FF @ -40 C.....	۹۸
شکل (۶-۲۶): طیف خروجی مدولاتور طراحی شده، حاصل از شبیه‌سازی مداری SS @ +85 C.....	۹۹
شکل (۶-۲۷): انتگرال‌گیر با در نظرگرفتن نویز حرارتی تقویت‌کننده‌ی عملیاتی، DAC و مقاومت ورودی.....	۱۰۰

- شکل (الف-۱): مدولاتور ایده‌آل با ساختار فیدبک..... ۱۰۶
- شکل (الف-۲): جبران‌سازی مرسوم ELD مدولاتور ایده‌آل با ساختار فیدبک..... ۱۰۶
- شکل (الف-۳): جبران‌سازی دو مرحله‌ای ELD مدولاتور ایده‌آل با ساختار فیدبک..... ۱۰۷
- شکل (الف-۴): مدولاتور ایده‌آل با ساختار فیدفوروارد..... ۱۰۷
- شکل (الف-۵): جبران‌سازی مرسوم ELD مدولاتور ایده‌آل با ساختار فیدفوروارد..... ۱۰۷
- شکل (الف-۶): جبران‌سازی دو مرحله‌ای ELD مدولاتور ایده‌آل با ساختار فیدفوروارد..... ۱۰۷
-
- شکل (ب-۱): مدولاتور سیگما-دلتا مرتبه دوم با کوانتایزر SAR..... ۱۱۳
- شکل (ب-۲): محدوده‌ی تغییرات خروجی انتگرال‌گیر دوم به ازای مقادیر مختلف ELD..... ۱۱۳
- شکل (ب-۳): مدولاتور سیگما-دلتا با کوانتایزر SAR و جبران‌سازی توزیع‌شده‌ی ELD..... ۱۱۴
- شکل (ب-۴): زمان‌بندی CLK برای ساختار پیشنهادی..... ۱۱۵
- شکل (ب-۵): محدوده‌ی تغییرات خروجی انتگرال‌گیر دوم در جبران‌سازی پیشنهادی..... ۱۱۵

صفحه

فهرست جدول‌ها

جدول (۱-۲): ویژگیهای مدولاتورهای زمان-پیوسته و زمان-گسسته.....	۲۱
جدول (۱-۶): مشخصات المان‌های مدار CMFB.....	۸۷
جدول (۲-۶): مشخصات المان‌های مدار تقویت‌کننده‌ی عملیاتی.....	۸۷
جدول (۳-۶): مشخصات المان‌های مدار گرایش.....	۸۷
جدول (۴-۶): خلاصه‌ی مشخصات تقویت‌کننده‌ی عملیاتی.....	۸۸
جدول (۵-۶): مشخصات المان‌های مدار مقایسه‌کننده.....	۹۱
جدول (۶-۶): مشخصات المان‌های فلیپ-فلاپ Master.....	۹۳
جدول (۷-۶): مشخصات المان‌های فلیپ-فلاپ Slave.....	۹۳
جدول (۸-۶): مشخصات المان‌های I-DAC 1.....	۹۶
جدول (۹-۶): مشخصات المان‌های I-DAC 01.....	۹۶
جدول (۱۰-۶): مشخصات المان‌های I-DAC 02.....	۹۷
جدول (۱۱-۶): خلاصه‌ی عملکرد مدولاتور طراحی‌شده.....	۱۰۱
جدول (۱۲-۶): مقایسه مدولاتور طراحی‌شده با سایر کارها.....	۱۰۲

اختصارنامه

BW: Band Width

CT: Continuous Time

DAC: Digital to Analog Convertor

DEM: Dynamic Element Maching

DFF: D Flip-Flop

DR: Dynamic Range

DWA: Data-Weighted Averaging

ELD: Excess Loop Delay

ENOB: Effective Number of Bit

GBW: Gain-BandWidth

IBN: InBand Noise

MASH: Multi stAge noise SHaping

NTF: Noise Transfer Function

OSR: Oversampling Ratio

SAR: Successive Approximation Register

SFDR: Spurious Free Dynamic Range

SNDR: Signal to Noise and Distortion Ratio

SNR: Signal to Noise Ratio

STF: Signal Transfer Function

واژه‌نامه

Anti-Aliasing Filter	فیلتر ضد برهم‌افتادگی
Band-Width	پهنای باند
Boltzmann constant	ثابت بولتزمن
Common-Mode Feedback	فیدبک مود مشترک
Continuous-Time Sigma-Delta Convertor	مبدل سیگما-دلتای زمان-پیوسته
Digital to Analog Convertor	مبدل دیجیتال به آنالوگ
Dynamic	پویا
Dynamic Element Maching	تطبیق پویای المان‌ها
Dynamic Range	محدوده‌ی پویایی
Excess Loop Delay	تاخیر اضافی حلقه
Figure of Merit	معیار شایستگی
Full Scale	تمام مقیاس
Integral In Band Noise	مجموع نویز داخل باند
Miller compensation	جبران‌سازی میلر
Monotonicity	یکنواختی
Multi-stage-noise-Shaping	شکل‌دهی نویز چند طبقه
Noise Shaping	شکل‌دهی نویز
Noise Transfer Function	تابع تبدیل نویز
Offset	آفست
Over Load Level	سطح اشباع
Over Sampling	بیش نمونه‌برداری
Oversampling Ratio	نسبت بیش نمونه‌برداری
Passive	غیر فعال
Quantizer Step	پله‌ی کوانتایزر
Signal to Noise & Distortion Ratio	نسبت سیگنال به نویز و اعوجاج

Signal to Noise Ratio	نسبت سیگنال به نویز
Signal Transfer Function	تابع تبدیل سیگنال
Static	ایستا
Total Harmonic Distortion	مجموع اعوجاج هارمونیک
Transconductance	ترانسانایی
Wide-band	پهن-باند

منابع و مراجع

-
- [1] J. A. Cherry and W. M. Snelgrove, "Excess loop delay in continuous-time delta-sigma modulators," *IEEE Trans. Circuits Syst. II: Analog Digit. Signal Process.*, vol. 46, no. 4, pp. 376-389, Apr 1999.
- [2] W. Bennett, "Spectra of quantized signals," *Bell Syst. Tech. J.* 27, pp. 446-472, 1948.
- [3] M. Ortmanns and F. Gerfers, *Continuous-Time Sigma-Delta A/D Conversion*. New York: Springer, 2005.
- [4] F. Gerfers, K.M.Soh, M. Ortmanns, Y. Manoli, "Figure of merit based design strategy for low-power continuous-time $\Sigma\Delta$ modulators," in *Proc. IEEE Int. Symp. Circuits Syst.* 233-236 (2002).
- [5] T.L. Brooks, D.H Robertson, D.F. Kelly, A. Del Muro, S.W. Harston, "A cascaded sigma-delta pipeline A/D converter with 1.25MHz signal bandwidth and 89 dB SNR," *IEEE J. Solid-State Circuits*, vol. 32, no. 12, pp. 1896-1906, Dec. 1997.
- [6] Y. Geerts, *Design of Multi-Bit Delta-Sigma A/D Converters*. Kluwer Academic Publisher, Dordrecht 2002.
- [7] R. Schreier and G. C. Temes, *Understanding Delta-Sigma Data Converters*. New York: Wiley/IEEE Press, 2005.
- [8] R. Schreier, "An empirical study of high-order single-bit delta-sigma modulators," *IEEE Trans. Circuits Syst. II*, vol. 40, no. 8, pp. 461-466, August 1993.
- [9] S. Paton, A. Di Giandomenico, L. Hernandez, A. Wiesbauer, T. Potscher and M. Clara, "A 70-mW 300-MHz CMOS continuous-time $\Sigma\Delta$ ADC with 15-MHz bandwidth and 11 bits of resolution," *IEEE J. Solid-State Circuits*, vol. 39, no. 7, pp. 1056-1063, July 2004.
- [10] J. Ruiz-Amaya *et al.*, "High-level synthesis of switched-capacitor, switched-current and continuous-time $\Sigma\Delta$ modulators using SIMULINK-based time-domain behavioral models," *IEEE Trans. Circuits Syst. I: Reg. Papers*, vol. 52, no. 9, pp. 1795-1810, Sept. 2005.
- [11] T. Brückner, C. Zorn, J. Anders, J. Becker, W. Mathis and M. Ortmanns, "A GPU-Accelerated Web-Based Synthesis Tool for CT Sigma-Delta Modulators," *IEEE Trans. Circuits Syst. I: Reg. Papers*, vol. 61, no. 5, pp. 1429-1441, May 2014.
- [12] Benabes, P., Keramat, M., Kielbasa, R., "A methodology for designing continuous-time sigma-delta modulators," *Proc. IEEE Eur. Des. Test Conf.*, pp. 46-50, 1997.
- [13] F.M. Gardner, "A transformation for digital simulation of analog filters," *IEEE Trans. Commun.* COM-34, pp. 676-680, July 1986.
- [14] E. I. Jury, *Theory and application of the z-transform method*, vol. 3, Wiley New York, 1964.
- [15] Belotti, O., E. Bonizzoni, and F. Maloberti, "Exact design of continuous-time sigma-delta modulators with multiple feedback DACs," *Analog Integrated Circuits and Signal Processing*, vol. 73, no. 1, pp. 255-264, 2012.
- [16] W. Yang *et al.*, "A 100mW 10MHz-BW CT $\Delta\Sigma$ Modulator with 87dB DR and 91dBc IMD," *ISSCC Dig. Tech. Papers*, pp. 498-499, Feb. 2008.

-
- [17] L. Dörrer et al., "A 3mW 74dB SNR 2MHz CT $\Delta\Sigma$ ADC with a Tracking-ADC-Quantizer in 0.13 μ m CMOS," *ISSCC Dig. Tech. Papers*, pp. 492-493, Feb. 2005.
- [18] G. Mitteregger et al., "A 14b 20mW 640MHz CMOS CT $\Delta\Sigma$ ADC with 20MHz Signal BW and 12b ENOB," *ISSCC Dig. Tech. Papers*, pp. 62-63, Feb. 2006.
- [19] Younis, S., *Method and apparatus for eliminating clock jitter in continuous-time delta-sigma analog-to-digital converters*, Int. Patent Appl. Qualcomm Inc. July 2000.
- [20] R. T. Baird and T. S. Fiez, "Linearity enhancement of multibit $\Delta\Sigma$ A/D and D/A converters using data weighted averaging," *IEEE Trans. Circuits Syst. II, Analog Digit. Signal Process.*, vol. 42, no. 12, pp.753–762, Dec. 1995.
- [21] R. Schoofs, M. S. J. Steyaert and W. M. C. Sansen, "A Design-Optimized Continuous-Time Delta–Sigma ADC for WLAN Applications," *IEEE Trans. Circuits Syst. I: Reg. Papers*, vol. 54, no. 1, pp. 209-217, Jan. 2007.
- [22] S. Pavan, "Systematic Design Centering of Continuous Time Oversampling Converters," *IEEE Trans. Circuits Syst. II: Exp. Briefs*, vol. 57, no. 3, pp. 158-162, March 2010.
- [23] T. Brückner, C. Zorn, J. Anders, J. Becker, W. Mathis and M. Ortmanns, "A GPU-Accelerated Web-Based Synthesis Tool for CT Sigma-Delta Modulators," *IEEE Trans. Circuits Syst. I: Reg. Papers*, vol. 61, no. 5, pp. 1429-1441, May 2014.
- [24] D. H. Lee and T. H. Kuo, "Advancing Data Weighted Averaging Technique for Multi-Bit Sigma–Delta Modulators," *IEEE Trans. Circuits Syst. II: Exp. Briefs*, vol. 54, no. 10, pp. 838-842, Oct. 2007.
- [25] A. Sanyal and N. Sun, "Dynamic Element Matching Techniques for Static and Dynamic Errors in Continuous-Time Multi-Bit $\Delta\Sigma$ Modulators," *IEEE J. Emerging and Selected Topics in Circuits and Systems*, vol. 5, no. 4, pp. 598-611, Dec. 2015.
- [26] C. Y. Ho, C. Liu, C. L. Lo, H. C. Tsai, T. C. Wang and Y. H. Lin, "15.2 A 4.5mW CT self-coupled $\Delta\Sigma$ modulator with 2.2MHz BW and 90.4dB SNDR using residual ELD compensation," *IEEE ISSCC Dig. Tech. Papers*, pp. 1-3, 2015.
- [27] J. G. Kauffman, P. Witte, M. Lehmann, J. Becker, Y. Manoli and M. Ortmanns, "A 72 dB DR, CT $\Delta\Sigma$ Modulator Using Digitally Estimated, Auxiliary DAC Linearization Achieving 88 fJ/conv-step in a 25 MHz BW," *IEEE J. Solid-State Circuits*, vol. 49, no. 2, pp. 392-404, Feb. 2014.
- [28] S. Tan, Y. Miao, M. Palm, J. Rodrigues and P. Andreani, "Digital background calibration in continuous-time delta-sigma analog to digital converters," *Nordic Circuits and Systems Conference (NORCAS)*, Oslo, pp. 1-4, 2015.
- [29] J. Huang, S. Yang and J. Yuan, "A 75 dB SNDR 10-MHz Signal Bandwidth Gm-C-Based Sigma-Delta Modulator with a Nonlinear Feedback Compensation Technique," *IEEE Trans. Circuits Syst. I: Reg. Papers*, vol. 62, no. 9, pp. 2216-2226, Sept. 2015.
- [30] H. C. Tsai, C. L. Lo, C. Y. Ho and Y. H. Lin, "A 1.2V 64fJ/conversion-step continuous-time $\Sigma\Delta$ modulator using asynchronous SAR quantizer and digital $\Sigma\Delta$ truncator," *IEEE A-SSCC*, Kobe, pp. 241-244, 2012.
- [31] B. Wu, S. Zhu, B. Xu and Y. Chiu, "15.1 A 24.7mW 45MHz-BW 75.3dB-SNDR SAR-assisted CT SDM with 2nd-order noise coupling in 65nm CMOS," *IEEE ISSCC*, San Francisco, CA, pp. 270-271, 2016.

-
- [32] D. Radjen, M. Anderson, L. Sundström and P. Andreani, "A low-power 2nd-order CT $\Delta\Sigma$ modulator with an asynchronous SAR quantizer," *NORCHIP*, Tampere, pp. 1-4, 2014.
- [33] B. Wu, S. Zhu, B. Xu and Y. Chiu, "A 24.7mW 45MHz-BW 75.3dB-SNDR SAR-assisted CT $\Sigma\Delta$ modulator with 2nd-order noise coupling in 65nm CMOS," *IEEE ISSCC*, San Francisco, CA, pp. 270-271, 2016.
- [34] Z. Y. Chen and C. C. Hung, "A 5.8 mW Continuous-Time Delta Sigma Modulator With 20 MHz Bandwidth Using Time-Domain Flash Quantizer," *IEEE J. Emerging and Selected Topics in Circuits and Systems*, vol. 5, no. 4, pp. 574-583, Dec. 2015.
- [35] X. Xing and G. G. E. Gielen, "A 42 fJ/Step-FoM Two-Step VCO-Based Delta-Sigma ADC in 40 nm CMOS," *IEEE J. Solid-State Circuits*, vol. 50, no. 3, pp. 714-723, March 2015.
- [36] F. Colodro and A. Torralba, "Linearity Enhancement of VCO-Based Quantizers for SD Modulators by Means of a Tracking Loop," *IEEE Trans. Circuits Syst. II: Exp. Briefs*, vol. 61, no. 6, pp. 383-387, June 2014.
- [37] S. Loeda, H. M. Reekie, and B. Mulgrew, "On the design of high-performance wideband continuous-time sigma-delta converters using numerical optimization," *IEEE Trans. Circuits Syst. I, Reg. Papers*, vol. 53, no. 4, pp. 802-810, Apr. 2006.
- [38] G. Mitteregger *et al.*, "A 14 b 20 mW 640 MHz CMOS CT $\Sigma\Delta$ ADC with 20 MHz signal bandwidth and 12 b ENOB," in *Proc. Dig. Tech. Papers IEEE Int. Solid-State Circuits Conf.*, pp. 131-140, 2006.
- [39] P. Fontaine, A. N. Mohieldin, and A. Bellaouar, "A low-noise lowvoltage CT $\Sigma\Delta$ modulator with digital compensation of excess loop delay," *IEEE Int. Solid-State Circuits Conf. Dig. Tech. Papers*, vol. 1, pp. 498-613, 2005.
- [40] M. Vadipour *et al.*, "A 2.1 mW/3.2 MW delay-compensated GSM/WCDMA sigma-delta analog-digital converter," in *Proc. IEEE Symp. VLSI Circuits*, pp. 180-181, 2008.
- [41] M. Keller, A. Buhmann, J. Sauerbrey, M. Ortmanns and Y. Manoli, "A Comparative Study on Excess-Loop-Delay Compensation Techniques for Continuous-Time Sigma-Delta Modulators," *IEEE Trans. Circuits Syst. I: Reg. Papers*, vol. 55, no. 11, pp. 3480-3487, Dec. 2008.
- [42] M. Ortmanns, F. Gerfers, and Y. Manoli, "Compensation of finite gainbandwidth induced errors in continuous-time sigma-delta modulators," *IEEE Trans. Circuits Syst. I, Reg. Papers*, vol. 51, no. 6, pp. 1088-1099, Jun. 2004.
- [43] Y. Zhang, C. H. Chen, T. He, X. Meng and G. C. Temes, "A continuous-time $\Delta\Sigma$ modulator with a digital technique for excess loop delay compensation," *IEEE ISCAS*, pp. 934-937, 2014.
- [44] J. Harrison and N. Weste, "Analytic limitations on sigma-delta modulator performance," in *Proc. IEEE ISCAS*, vol. 3, pp. 746-749, May 2000.
- [45] V. Singh, N. Krishnapura, S. Pavan, B. Vignraham, D. Behera and N. Nigania, "A 16 MHz BW 75 dB DR CT $\Delta\Sigma$ ADC Compensated for More Than One Cycle Excess Loop Delay," *IEEE J. Solid-State Circuits*, vol. 47, no. 8, pp. 1884-1895, Aug. 2012.
- [46] V. Singh, N. Krishnapura and S. Pavan, "Compensating for Quantizer Delay in Excess of One Clock Cycle in Continuous-Time $\Sigma\Delta$ Modulators," *IEEE Trans. Circuits Syst. II: Exp. Briefs*, vol. 57, no. 9, pp. 676-680, Sept. 2010.

-
- [47] S. Pavan, "Excess Loop Delay Compensation in Continuous-Time Delta-Sigma Modulators," *IEEE Trans. Circuits Syst. II: Exp. Briefs*, vol. 55, no. 11, pp. 1119-1123, Nov. 2008.
- [48] B. D. Sahoo and B. Razavi, "A 12-Bit 200-MHz CMOS ADC," *IEEE J. Solid-State Circuits*, vol. 44, no. 9, pp. 2366-2380, Sept. 2009.
- [49] R. Schoofs, M. S. J. Steyaert and W. M. C. Sansen, "A Design-Optimized Continuous-Time Delta-Sigma ADC for WLAN Applications," *IEEE Trans. Circuits Syst. I: Reg. Papers*, vol. 54, no. 1, pp. 209-217, Jan. 2007.
- [50] Chen, Fang, et al. "Design of a wideband low-power continuous-time $\Sigma\Delta$ modulator in 90 nm CMOS technology." *Analog Integrated Circuits and Signal Processing*, vol. 54, no. 3, pp. 187-199, 2008.
- [51] K. C. Hong and H. Chiueh, "A 36-mW 320-MHz CMOS continuous-time sigma-delta modulator with 10-MHz bandwidth and 12-bit resolution," *IEEE Symp. Midwest Circuits and Systems (MWSCAS)*, pp. 725-728, 2010.
- [52] V. Dhanasekaran *et al.*, "A Continuous Time Multi-Bit $\Sigma\Delta$ ADC Using Time Domain Quantizer and Feedback Element," *IEEE J. Solid-State Circuits*, vol. 46, no. 3, pp. 639-650, March 2011.
- [53] E. Prefasi, S. Paton and L. Hernandez, "A 7 mW 20 MHz BW Time-Encoding Oversampling Converter Implemented in a 0.08 mm² 65 nm CMOS Circuit," *IEEE J. Solid-State Circuits*, vol. 46, no. 7, pp. 1562-1574, July 2011.
- [54] J. Kauffman, P. Witte, J. Becker, and M. Ortmanns, "An 8.5 Mw continuous-time $\Sigma\Delta$ modulator with 25 MHz bandwidth using digital background DAC linearization to achieve 63.5 dB SNDR and 81 dB SFDR," *IEEE J. Solid-State Circuits*, vol. 46, no. 12, pp. 2869-2881, Dec. 2011.
- [55] Yibin Wang, Chenxi Han, Dongmei Li and Zhihua Wang, "A 14b continuous-time delta-sigma modulator with 2MHz signal bandwidth," *IEEE International Conference on Electron Devices and Solid-State Circuits*, pp. 1-2, 2014.
- [56] J. H. Hong and Z. Y. Chen, "A low-power 10MHz bandwidth continuous-time $\Sigma\Delta$ ADC with Gm-C filter," *IEEE Symp. Midwest Circuits and Systems (MWSCAS)*, pp. 853-856, 2014.
- [57] H. M. Geddada, C. J. Park, J. Silva-Martinez and A. İ. Karşılıyan, "Blocker tolerant wideband continuous time sigma-delta modulator for wireless applications," *IEEE Symp. Midwest Circuits and Systems (MWSCAS)*, pp. 765-768, 2014.
- [58] S. H. Wu, T. K. Kao, Z. M. Lee, P. Chen and J. Y. Tsai, "A 160MHz-BW 72dB-DR 40mW continuous-time $\Delta\Sigma$ modulator in 16nm CMOS with analog ISI-reduction technique," *IEEE ISSCC*, pp. 280-281, 2016.
- [59] M. Ranjbar, et al., "A 3.1mW Continuous-Time $\Sigma\Delta$ Modulator with 5-Bit Successive Approximation Quantizer for WCDMA," *IEEE J. Solid-State Circuits*, vol. 45 pp. 1479 - 1491, Aug. 2010.