

## Amirkabir University of Technology (Tehran Polytechnic)

**Electrical Engineering Department** 

**MSc Thesis** 

Title Digital Calibration of Analog Circuits Nonidealities in Sigma-Delta A/D Converters

> By Alireza Bafandeh

Supervisor Dr. Mohammad Yavari

February 2015



پایاننامه کارشناسیارشد گرایش میکروالکترونیک

عنوان کالیبراسیون دیجیتال اثرات غیرایدهآلی مدارهای آنالوگ در مبدلهای آنالوگ به دیجیتال سیگما-دلتا

> نگارش علیرضا بافنده

استاد راهنما دکتر محمد یاوری

بهمن ماه ۱۳۹۳



صفحه فرم ارزیابی و تصویب پایان نامه – فرم تأیید اعضاء کمیته دفاع

**در این صفحه فرم دفاع یا تایید و تصویب پایان نامه موسوم به فرم کمیته دفاع**-موجود در پرونده آموزشی- را قرار دهید.

نکته مهم:

نگارش پایان نامه/رساله باید به زبان فارسی و بر اساس آخرین نسخه دستورالعمل و راهنمای تدوین پایان نامه های دانشگاه صنعتی امیرکبیر باشد.(دستورالعمل وراهنمای حاضر) \* چاپ و صحافی پایان نامه/رساله بصورت دورو بلامانع است. به نام خدا



تعهدنامه اصالت اثر



اینجانب علیرضا بافنده متعهد می شوم که مطالب مندرج در این پایاننامه حاصل کار پژوهشی اینجانب تحت نظارت و راهنمایی اساتید دانشگاه صنعتی امیرکبیر بوده و به دستاوردهای دیگران که در این پژوهش از آنها استفاده شده است مطابق مقررات و روال متعارف ارجاع و در فهرست منابع و مآخذ ذکر گردیده است. این پایاننامه قبلاً برای احراز هیچ مدرک هم سطح یا بالاتر ارائه نگردیده است.

در صورت اثبات تخلف در هر زمان، مدرک تحصیلی صادر شده توسط دانشگاه از درجه اعتبار ساقط بوده و دانشگاه حق پیگیری قانونی خواهد داشت.

کلیه نتایج و حقوق حاصل از این پایاننامه متعلق به دانشگاه صنعتی امیرکبیر میباشد. هرگونه استفاده از نتایج علمی و عملی، واگذاری اطلاعات به دیگران یا چاپ و تکثیر، نسخهبرداری، ترجمه و اقتباس از این پایاننامه بدون موافقت کتبی دانشگاه صنعتی امیرکبیر ممنوع است. نقل مطالب با ذکر مآخذ بلامانع است.

عليرضا بافنده

امضا

۵۵۰ تقاریم به تقاریخ به

آنان که در سختی یک زندگی ہموارہ دلسوزانه پشتیانی مطمئن برایم بودهاند، بدر و مادر عزیز و مهربانم.

### قدردانی

نخستین سپاس و ستایش از آن خداوندی است که بنده کوچکش را در دریای بیکران اندیشه، قطرهای ساخت تا وسعت آن را از دریچه اندیشههای ناب آموزگارانی بزرگ به تماشا نشیند. لذا اکنون که در سایه بندهنوازیهایش پایاننامه حاضر به انجام رسیده است، بر خود لازم میدانم مراتب سپاس از بزرگوارانی را بهجای آورم که اگر دست یاریگرشان نبود، هرگز این پایاننامه به انتها نمیرسید.

ابتدا از استاد گرانقدرم جناب آقای دکتر محمد یاوری که زحمت راهنمایی این پایاننامه را به عهده داشته اند و در تمامی مراحل صبورانه مرا پشتیبانی نموده اند، کمال تشکر و قدردانی را دارم. از دوستان خوبم در آزمایشگاه مدارهای مجتمع خطی جناب آقای مهندس حسین پاکنیت، آقای مهندس محسن تمدن، آقای مهندس توحید موسیزاده و سایر دوستانی که مرا در انجام این پایان امه یاری کرده اند، نهایت سپاس و تشکر را دارم و موفقیت روزافزون آنها را از خداوند منان خواستارم. همچنین از اساتید گران قدر آقایان دکتر حسن کاتوزیان و دکتر امید شعاعی که زحمت داوری این پایان نامه را کشیده اند،

رسیدن به این درجه بهجز با حمایت تکتک اعضای خانوادهام امکان پذیر نبود؛ از آنها به خاطر تمامی زحمات فداکارانهشان تشکر و قدردانی مینمایم.

درنهایت از کمیته نانو به دلیل حمایت مالی در انجام پروژه سپاس گزارم و امیدوارم این کمیتـه در ارتقای علمی و توسعه فناوری در کشور عزیزمان موفق باشد.

### چکیدہ

امروزه، تلاش برای یافتن روش هایی جدید برای کاهش سطح مصرفی و بهبود کارایی ادوات الکترونیکی افزایش یافته است. مدولاتور سیگما - دلتا، گونه ای از مبدل های آنالوگ به دیجیتال است که با بهره گیری از حلقهی فیدبک و تکنیک شکل دهی نویز، عمل تبدیل را انجام می دهد. برای رسیدن به دقت های بالاتر، استفاده از ساختارهای چند طبقه به جای ساختارهای یک طبقه، پایداری مبدل را تضمین می کند. از طرف دیگر ساختارهای چند طبقه حساسیت بیشتری نسبت به غیرایده آلی های مداری دارند، چرا که جلوگیری از نشت نویز طبقات قبل در خروجی این مبدل ها به تطبیق دقیق قسمت آنالوگ و دیجیتال وابسته است. برای غلبه بر این مشکل از کالیبراسیون استفاده می شود.

در این پایان نامه با ترکیب دو مدل موجود برای بهره و زمان نشست محدود، مدل خطای جمع شونده برای تخمین خطا پیشنهاد شده است. در ادامه یک روش کالیبراسیون دیجیتال پسزمینه برای افزایش دقت خروجی مبدلهای چند طبقهی سیگما-دلتا ارائه شده است. این مدل اثرات ناشی از بهره db و پهنای باند محدود انتگرال گیرها را به عنوان تابعی از خروجی آنها نمایش میدهد. جبران سازی این اثرات با تخمین خروجی انتگرال گیرها و استفاده از فیلترهای تطبیقی مرتبه اول ممکن می *گ*ردد. شناسایی ضرایب فیلترهای تطبیقی با تزریق سیگنالهای شبه تصادفی تست به ورودی انتگرال گیرها و استفاده از الگوریتم LMS انجام می گردد. روش پیشنهادی بر روی سه ساختار دو طبقهی مختلف به صورت سیستمی در نرمافزار MATLAB پیاده سازی شده و نتایج حاصل، ارائه شده است. به طور میانگین مقدار دقت مبدل به اندازهی HATLAB پیاده سازی شده و نتایج حاصل، ارائه شده است. به طور میانگین مقدار دقت مبدل به اندازه کا HATLAB پیاده سازی شده و نتایج حاصل، ارائه شده است. به طروجی در میانگین مقدار دقت مبدل به اندازه کا HATLAB پیاده سازی شده و نتایج حاصل، ارائه شده است. به طرور میانگین مقدار دقت مبدل به اندازه عدال ۲۶ بهبود یافته است. همچنین با توجه به طیف خروجی در میانگین مقدار دقت مبدل به اندازه عدین ۳۵ راز کاهش دقت در اثر بهره و پیاده باند محدود میان می منده است. در ادامه با انتخاب یکی از این ساختارها و پیاده سازی مداری آن در تکنولوژی ۹۰ نانومتر CMOS با ولتاژ تغذیه ۱ ولت، چگونگی عملکرد این روش ارزیابی شده است. دقت این مبدل نیز به اندازهی Hor ۲۶ مای توان ۲۰ ۸۲ افزایش یافته است.

## واژەھاي كليدى:

مبدل سیگما-دلتا، مدولاتور چند طبقه، کالیبراسیون دیجیتال پسزمینه، بهرهی dc و پهنای باند محدود.

صفحه	فهرست عناوين
1	۱ فصل اول مقدمه
۲	۱–۱ انگیزه
۴	۲-۱ ساختار پایاننامه
دلتا	۲ فصل دوم مبدلهای آنالوگ به دیجیتال سیگما-
۶	۲-۱ اساس کار مبدلهای آنالوگ به دیجیتال
٨	۲-۱-۱ فیلتر آنتیالیاسینگ
٨	۲-۱-۲ نمونهبرداری
۹	۲-۱-۲ کوانتایزر
11	۲–۱–۲ پردازش دیجیتال
11	۲-۲ معیارهای مقایسهی مبدلها
۱۳	۲-۳ انواع مبدل های آنالوگ به دیجیتال
۱۴	۲-۳-۲ مبدلهای نرخ نایکوئست
۱۴	۲-۳-۲ مبدلهای بیشنمونهبردار
١۶	۲-۴ مبدلهای سیگما- دلتا
۲۰	۲-۵ ساختارهای مختلف مبدلهای سیگما- دلتا
۲۱	۲–۵–۱ مبدل سیگما– دلتا با تابع تبدیل سیگنال واحد
۲۲	۲-۵-۲ مبدل سیگما- دلتای چند طبقه
۲۵	۲–۵–۳ ساختارهای دیگر مبدل سیگما- دلتا
۲۶	۳ فصل سوم فیلترهای تطبیقی
۲۷	۳-۱ الگوریتمهای تطبیقی
۲۸	۳-۱-۱ روند جبری
۲۹	۳-۱-۲ روند آماری
۳	۳-۱-۳ پیادەسازی فیلترھای تطبیقی
۳۱	۳-۱-۴ روش بازگشتی
۳۲	۲-۳ الگوريتم LMS
۳۲	۳–۲–۱ تئوري الگوريتم LMS
۳۴	۲-۲-۳ انواع دیگر الگوریتم LMS

۳۵	۳-۲-۳ کاربردهای الگوریتم LMS
۳۸	۳-۳ تصحیح مبدل سیگما- دلتا
۴٠	۴ فصل چهارم مدلسازی و جبران خطا در مبدل سیگما – دلتا
۴۱	۴–۱ مدلسازی خطا
۴۱	۴–۱–۱ مدل بهرهی محدود
۴۴	۲-۱-۴ مدل زمان نشست
۴۵	۴-۲ جبرانسازی خطا
45	۴-۲-۱ جبران سازی بهره محدود
۵۰	۴-۲-۲ جبرانسازی زمان نشست
۵۳	۵ فصل پنجم مدل و روش کالیبراسیون پیشنهادی
۵۴	۵–۱ مدل پیشنهادی
۵۴	۵-۱-۱ ترکیب مدل بهره و زمان نشست
۵۶	۵–۱–۲ مدل خطای جمع شونده
۵۸	۵–۱–۵ مقایسه مدل خطا جمعشونده با مدلهای قبلی
۵۹	۵-۱-۴ تحلیل مدل خطا جمعشونده
<i>99</i>	۵-۲ کالیبراسیون پیشنهادی
<i>99</i>	۵-۲-۱ تخمین خروجی انتگرالگیرها
٧۴	۵-۲-۲ حذف خطای انتگرال گیرها
۸۱	۵-۲-۵ پارامترهای فیلتر تطبیقی
٨۴	۵-۳ پیادەسازى روش پیشنھادى
٨۴	۵–۳–۱ پیادەسازی مرحلەای
٨٩	۵–۲–۲ پیچیدگی سختافزاری
۹۲	۶٪ فصل ششم طراحی مداری مبدل
۹۳	۶-۱ انتگرالگیر سوئیچشوندهی خازنی
94	۶–۱–۱ توان نویز
٩٨	۶-۱-۶ محاسبه خازنهای نمونهبردار انتگرالگیر اول ودوم
۱۰۰.	8–۱–۳ تقویت کنندهها
۱۰۳	۶–۲ کوانتایزر

۱۰۴	۶-۲-۱ جمعکنندهی غیرفعال سوئیچشوندهی خازنی
۱۰۶	۶–۲–۲ پیش تقویت کننده
۱۰۷	۶–۲–۶ مقایسه گر
۱۰۹	۲−۶ لچ ۶۲۲۶
۱۰۹	۶-۲-۶ دیگر قسمتهای مداری
111	۷ فصل هفتم نتایج شبیهسازی، نتیجه گیری و پیشنهادات
117	۷–۱ نتایج شبیهسازی
117	۷-۱-۱ شبیهسازی سیستمی مبدل کسکید ۲-۰ با ساختار فیدبک
۱۱۵	۷–۱–۲ شبیهسازی سیستمی مبدل کسکید ۲–۰ با ساختار فیدفوروارد
۱۱۸	۷-۱-۳ شبیهسازی سیستمی مبدل کسکید ۲-۲
171	۷–۱–۴ شبیهسازی مداری مبدل کسکید ۲–۰ با ساختار فیدفوروارد
174	۷-۱-۷ شبیهسازی محدوده دینامیکی با حضور سیگنال تست
١٢۵	۷–۱–۶ شبیهسازی با سیگنال ورودی پهنباند
179	۷-۲ نتیجه گیری
١٢٧	۳-۷ پیشنهادات
179	منابع و مراجع

صفحه	كلها	فهرست شک
٧	مقایسهی سرعت و دقت روشهای مختلف تبدیل آنالوگ به دیجیتال.	شکل (۲–۱)
۷	بلوک دیاگرام یک مبدل آنالوگ به دیجیتال	۔ شکل (۲–۲)
۹	طيف سيگنال الف) قبل و ب) بعد از نمونه رداري	۔ شکل (۳–۳)
۱۰	نمودار ورودي خروجي كوانتايزر	۔ شکل (۲–۴)
11	مدل سیستمی کوانتایزر	ے شکل (۲–۵)
شکلدھی شدہ۔۱۵	توان نویز کوانتیزاسیون در مبدل نرخ نایکوئیست، بیش نموبردار و نویز	۔ شکل (۲–۶)
١٧	بلوک دیاگرام مبدل دلتا	۔ شکل (۲–۷)
۱۷	بلوک دیاگرام مبدل سیگما- دلتا	ے شکل (۲–۸)
۲۱	بلوك دياگرام مبدل سيگما- دلتا با تابع تبديل واحد سيگنال	شکل (۲–۹)
۲۲	) بلوک دیاگرام مبدل مرتبه دو با تابع تبدیل سیگنال واحد	شکل (۲–۱۰
۲۳	) بلوک دیاگرام مبدل سیگما- دلتا چند طبقه	شکل (۲–۱۱
۲۸	كاربرد فيلتر تطبيقى	شکل (۳–۱)
۳۱	پیادەسازى فیلتر تطبیقى با ساختار متقاطع	شکل (۳–۲)
٣۶	کاربرد فیلتر تطبیقی در مدلسازی	شکل (۳-۳)
٣۶	كاربرد فیلتر تطبیقی در مدلسازی معكوس	شکل (۳–۴)
۳۷	کاربرد فیلتر تطبیقی در حذف تداخل و نویز	شکل (۵.۳)
٣٩	بلوک دیاگرام شیفت رجیسترهای فیدبک خطی	شکل (۳–۶)
۴۲	مدار انتگرالگیر سوئیچشوندهی خازنی	شکل (۴–۱)
49	جبرانسازی انتگرال گیر	شکل (۴–۲)
۴۷	مدار انتگرالگیر سوئیچشوندهی خازنی	شکل (۴–۳)
۴٩	مبدل دو طبقه با فیلتر تطبیقی جبرانساز	شکل (۴–۴)
۴۹	پيادەسازى الگوريتم LMS و فيلتر تطبيقى	شکل (۴–۵)
۵۱	ساختار مبدل دو طبقه در حالت معمولی و تشخیص خطا	شکل (۴–۶)
۵۲	فیلتر تطبیقی الف) در حالت تشخیص خطا و ب) در حالت معمولی	شکل (۴–۷)
۵۵	مدل بهره محدود و زمان نشست	شکل (۵–۱)
۵۶	مدل بهره محدود و پهنای باند	شکل (۵–۲)
۵۶	مدل خطای جمعشونده	شکل (۵–۳)
۵۸	مبدل مرتبه دو با الف) مدل مرسوم و ب) مدل خطای جمع شونده	شکل (۵–۴)
۶۰	نمودار مقدار خطای جمعشونده در اثر بهرهی محدود تقویت کننده	شکل (۵–۵)

۶۱	شکل (۵-۶) نمودار مقایسهی خطای جمعشونده در بهرههای مختلف
۶۲	شکل (۵-۷) نمودار مقدار خطای جمعشونده در اثر پهنای باند محدود
۶۴	شکل (۵–۸) نمودار مقدار خطای جمعشونده در اثر پهنای باند و نرخ چرخش محدود
۶۵	شکل (۵–۹) نمودار مقدار خطای جمعشونده در اثر بهره، پهنای باند و نرخ چرخش محدود
<i><b>6</b>9</i>	شکل (۵–۱۰) نمودار مقدار خطای جمعشونده در اثر بهره و پهنای باند محدود
۶۷	شکل (۵–۱۱) بلوک دیاگرام مبدل کسکید ۲-۰ با ساختار فیدبک
٧٠	شکل (۵–۱۲) بلوک دیاگرام مبدل کسکید ۲-۰ با ساختار فیدفوروارد
٧٢	شکل (۵–۱۳) بلوک دیاگرام مبدل کسکید ۲–۲ با ساختار فیدفوروارد و فیدبک
٨۵	شکل (۵–۱۴) بلوک دیاگرام تصحیح مبدل کسکید ۲-۰ با ساختار فیدبک
۸۷	شکل (۵-۱۵) بلوک دیاگرام تصحیح مبدل کسکید ۲-۰ با ساختار فیدفوروارد
٨٨	شکل (۵–۱۶) بلوک دیاگرام تصحیح مبدل کسکید ۲–۲ با ساختار فیدفوروارد و فیدبک
۹۳	شکل (۶–۱) ساختار مدار انتگرالگیر سوئیچشوندهی خازنی
94	شکل (۶-۲) نویز حرارتی در مدار سوئیچشوندهی خازنی ساده
۹۵	شکل (۶–۳) نویز سوئیچهای انتگرال گیر در فاز الف) نمونهبرداری و ب) انتگرال گیری
٩٧	شکل (۶–۴) نویز تقویت کنندهی انتگرال گیر در فاز الف) نمونهبرداری و ب) انتگرال گیری
٩٧	شکل (۶–۵) مدار معادل انتگرال گیر با در نظر گرفتن نویز
٩٨	شکل (۶–۶)  مدولاتور سیگما دلتا با ولتاژ نویز ورودی انتگرال گیرها و مدار جمع کننده
۱۰۰	شکل (۶–۷) ساختار مداری انتگرالگیر اول
۱۰۰	شکل (۶–۸) ساختار مداری انتگرالگیر دوم
۱۰۱	شکل (۶–۹)   تقویت کنندهی کسکود تاشده
۱۰۲	شکل (۶–۱۰) مدار بایاس تقویت کنندهها
۱۰۳	شکل (۶–۱۱) مدار سوئیچشونده خازنی تنظیم مد مشترک خروجی
۱۰۴	شکل (۶–۱۲) یک نمونه مدار جمعکنندهی غیرفعال سوئیچشوندهی خازنی
۱۰۶	شکل (۶–۱۳) مدار جمع کننده غیرفعال طبقه اول به همراه کوانتایزر
۱۰۶	شکل (۶–۱۴) سیگنالهای کنترلی بکار رفته در مبدل
۱۰۷	شکل (۶–۱۵) مدار پیش تقویت کنندهی استفاده شده در ساختار کوانتایزر
۱۰۸	شکل (۶–۱۶) مدار مقایسه گر استفاده شده در ساختار کوانتایزر
۱۰۹	شكل (۶–۱۷) الف) ساختار لچ SR ب) مدار گیت NAND
۱۱۰	شكل (۶–۱۸) الف) مدار وارونگر ب) نردبان مقاومتی
۱۱۳	شکل (۷–۱)  نمودار هیستوگرام انتگرالگیر الف) اول و ب) دوم

۱۱۳	شکل (۷–۲) همگرایی ضرایب فیلترهای تطبیقی
114	شکل (۷–۳) طیف خروجی الف) ایدهآل، ب) همراه با خطا ج) تصحیح شده
۱۱۵	شکل (۷-۴) محدودهی دینامیکی در سه حالت ایدهآل، همراه با خطا و تصحیح شده.
118	شکل (۷–۵) نمودار هیستوگرام انتگرالگیر الف) اول و ب) دوم
118	شکل (۷-۶) همگرایی ضرایب فیلترهای تطبیقی
۱۱۷	شکل (۷-۷) طیف خروجی الف) ایدهآل، ب) همراه با خطا ج) تصحیح شده
۱۱۸	شکل (۷–۸) محدودهی دینامیکی در سه حالت ایدهآل، همراه با خطا و تصحیح شده.
119	شکل (۷–۹) نمودار هیستوگرام انتگرالگیر الف) اول، ب) دوم ج)سوم و د) چهارم
119	شکل (۷–۱۰) همگرایی ضرایب فیلترهای تطبیقی
١٢٠	شکل (۷–۱۱) طیف خروجی الف) ایدهآل، ب) همراه با خطاج) تصحیح شده
٥	شکل (۷–۱۲) محدودهی دینامیکی در سه حالت ایدهآل، همراه با خطا و تصحیح شد
177	شکل (۷–۱۳) نمودار هیستوگرام انتگرالگیر الف) اول و ب) دوم
177	شکل (۷–۱۴) طیف خروجی با در نظر گرفتن خطای بهره و پهنای باند
١٢٣	شکل (۷–۱۵) طیف خروجی تصحیح شده
	شکل (۷-۱۶) محدودهی دینامیکی مبدل کسکید الف) ۲-۲ ب) ۲-۰ فیدفوروارد و
١٢۵	ج) ۲-۰ فیدبک
١٢۵	شکل (۷–۱۷) همگرایی ضرایب فیلترهای تطبیقی

صفحه	فهرست جدولها
λ۱	جدول (۵-۱) جمعبندی معادلات کالیبراسیون
1 • 1	جدول (۶–۱) ابعاد ترانزیستورهای تقویت کننده
۱۰۲	جدول (۶–۲) ابعاد ترانزیستورهای مدار بایاس تقویتکننده
۱۰۷	جدول (۶–۳) ابعاد ترانزیستورهای مدار پیش تقویت کننده
۱۰۸	جدول (۶–۴) ابعاد ترانزیستورهای مدار مقایسه گر
۱۰۹	جدول (۶–۵) ابعاد ترانزیستورهای گیت NAND
فيدبك	جدول (۷–۱) مشخصات تقویت کنندهها در کسکید ۲-۰ با ساختار
فيدفوروارد	جدول (۷-۲) مشخصات تقویت کنندهها در کسکید ۲-۰ با ساختار
۱۱۸	جدول (۷-۳) مشخصات تقویت کنندهها در کسکید ۲-۲
174	جدول (۲-۴) نتایج حاصل از شبیه سازی
١٢٧	جدول (۷-۵) مقایسهی روش ارائه شده با دیگر روشها

فهرست علائم

ADC	Analog to Digital Converter
CMFB	Common Mode Feedback
CDS	Correlated Double Sampling
DNI	Differential Non-L inearity
DAC	Digital to Analog Converter
DR	Dynamic Range
ENOB	Effective Number of Bits
FID	Einite Impulse Perponse
FIN	Figure of Marit
	Figure of Merit
GBW	Gain-Bandwidth product
INL	Integral Non-Linearity
LMS	Least Mean Squares
LSB	Least Significant Bit
LFSR	Linear Feedback Shift Register
MSB	Most Significant Bit
MASH	MultistAge noise SHaping
NTF	Noise Transfer Function
OSR	Oversampling Ratio
PVT	Process, Voltage, and Temperature
SNDR	Signal to Noise and Distortion Ratio
SNR	Signal to Noise Ratio
SQNR	Signal to Quantization Noise Ratio
STF	Signal Transfer Function
SFDR	Spurious Free Dynamic Range
SAR	Successive Approximation Register
$\Sigma\Delta$	Sigma-Delta

# منابع و مراجع

- [1] R. Schreier and G. C. Temes; *Understanding delta-sigma data converters*, IEEE press Piscataway, NJ, 2005.
- [2] S. R. Norsworthy, R. Schreier, and G. C. Temes; *Delta-sigma data converters: theory, design, and simulation,* IEEE press New York, 1997.
- [3] M. José and R. del Río; *CMOS sigma-delta converters: Practical design guide*, John Wiley & Sons, 2013.
- [4] F. Gerfers and M. Ortmanns; Continuous-time sigma-delta A/D conversion: fundamentals, performance limits and robust implementations, Springer, 2006.
- [5] F. Maloberti; *Data converters*, Springer, 2007.
- [6] P. Bradley; "A 6-bit Josephson flash A/D converter with GHz input bandwidth," *IEEE Transactions on Applied Superconductivity*, vol. 3, pp. 2550-2557, 1993.
- [7] H. Rostaminia, S. Sheikhaei, and A. Bazrafshan; "A 4-Bit 8GS/s Flash ADC in 0.18 μm CMOS Technology," *International Journal of Academic Research in Applied Science*, vol. 3, pp. 62-68, 2014.
- [8] S. Tsukamoto, M. Miyahara, and A. Matsuzawa; "A 7-bit 1-GS/s Flash ADC with Background Calibration," *IEICE Transactions on Electronics*, vol. 97, pp. 298-307, 2014.
- [9] C. Sandner, M. Clara, A. Santner, T. Hartig, and F. Kuttner; "A 6-bit 1.2-GS/s low-power flash-ADC in 0.13-μm digital CMOS," *IEEE Journal of Solid-State Circuits*, vol. 40, pp. 1499-1505, 2005.
- [10] T. N. Andersen, B. Hernes, A. Briskemyr, F. Telsto, J. Bjornsen, T. E. Bonnerud, et al.; "A cost-efficient high-speed 12-bit pipeline ADC in 0.18-μm digital CMOS," *IEEE Journal of Solid-State Circuits*, vol. 40, pp. 1506-1513, 2005.
- [11] O. Stroeble, V. Dias, and C. Schwoerer; "An 80 MHz 10 b pipeline ADC with dynamic range doubling and dynamic reference selection," *IEEE International Solid-State Circuits Conference*, pp. 462-539, 2004.
- [12] C.-Y. Chen, J. Wu, J.-J. Hung, T. Li, W. Liu, and W.-T. Shih; "A 12-Bit 3 GS/s Pipeline ADC With 0.4 mm and 500 mW in 40 nm Digital CMOS," *IEEE Journal* of Solid-State Circuits, vol. 47, pp. 1013-1021, 2012.
- [13] J. Mulder, D. Vecchi, F. M. L. van der Goes, J. R. Westra, E. Ayranci, C. M. Ward, et al.; "A 12-bit 800 MS/s Dual-Residue Pipeline ADC," in Nyquist AD Converters, Sensor Interfaces, and Robustness, ed, Springer, 2013, pp. 13-30.

- [14] Y.-I. Park, S. Karthikeyan, W. M. Koe, Z. Jiang, and T.-C. Tan; "A 16-bit, 5MHz multi-bit sigma-delta ADC using adaptively randomized DWA," *Proceedings of the IEEE Custom Integrated Circuits Conference*, pp. 115-118, 2003.
- [15] O. Nys and R. K. Henderson; "A 19-bit low-power multibit sigma-delta ADC based on data weighted averaging," *IEEE Journal of Solid-State Circuits* vol. 32, pp. 933-942, 1997.
- [16] Y. Geerts, M. Steyaert, and W. Sansen; "A 3.3 V 15-bit delta-sigma ADC with a signal bandwidth of 1.1 MHz for ADSL-applications," in *Analog Circuit Design*, ed, Springer, 1999, pp. 73-98.
- [17] A. Di Giandomenico, S. Paton, A. Wiesbauer, L. Hernández, T. Potscher, and L. Dorrer; "A 15 MHz bandwidth sigma-delta ADC with 11 bits of resolution in 0.13/spl mu/m CMOS," *Proceedings of the 29th European Solid-State Circuits Conference*, pp. 233-236, 2003.
- [18] B. Razavi; Principles of data conversion system design, IEEE press, 1995.
- [19] D. A. Johns and K. Martin; *Analog integrated circuit design*, John Wiley & Sons, 2008.
- [20] A. Delic-Ibukic and D. M. Hummels; "Continuous digital calibration of pipeline A/D converters," *IEEE Transactions on Instrumentation and Measurement*, vol. 55, pp. 1175-1185, 2006.
- [21] B. Razavi; *Design of analog CMOS integrated circuits*, Tata McGraw-Hill Education, 2002.
- [22] R. Jiang and T. S. Fiez; "A 14-bit delta-sigma ADC with 8× OSR and 4-MHz conversion bandwidth in a 0.18-μm CMOS process," *IEEE Journal of Solid-State Circuits*, vol. 39, pp. 63-74, 2004.
- [23] B. Kim and T. Kim; "Sigma-delta analog-to-digital converter using mixed-mode integrator," U.S. Patent 6,424,279, 2002.
- [24] Z. Sohrabi and M. Yavari; "A 13 bit 10 MHz bandwidth MASH 3–2 ΣΔ modulator in 90 nm CMOS," *International Journal of Circuit Theory and Applications*, vol. 41, pp. 1136-1153, 2013.
- [25] H. Pakniat, M. Yavari, and R. Lotfi; "A digital background correction technique combined with DWA for DAC mismatch errors in multibit  $\Sigma\Delta$  ADCs," in *IEEE International Symposium on Circuits and Systems (ISCAS)*, 2010, pp. 293-296.
- [26] J. Silva, U. Moon, J. Steensgaard, and G. Temes; "Wideband low-distortion deltasigma ADC topology," *Electronics Letters*, vol. 37, pp. 737-738, 2001.
- [27] N. Maghari, S. Kwon, G. Temes, and U. Moon; "Sturdy mash  $\Delta$ - $\Sigma$  modulator," *Electronics Letters*, vol. 42, pp. 1269-1270, 2006.
- [28] K. Lee, M. Bonu, and G. Temes; "Noise-coupled  $\Delta\Sigma$  ADCs," *Electronics Letters*, vol. 42, pp. 1381-1382, 2006.
- [29] S. Haykin; "Adaptive filter theory, 1996," Bath in telecommunication systems, radio resource management, (adhoc) multihop relay system, sensor network and

particularly their applicable issues to 4G mobile communication systems and cognitive radio systems, pp. 12-13, 2000.

- [30] B. Farhang-Boroujeny; *Adaptive filters: theory and applications*, John Wiley & Sons, 2013.
- [31] M. H. Hayes; *Statistical digital signal processing and modeling*, John Wiley & Sons, 2009.
- [32] T. Aboulnasr and K. Mayyas; "A robust variable step-size LMS-type algorithm: analysis and simulations," *IEEE Transactions on Signal Processing*, vol. 45, pp. 631-639, 1997.
- [33] J. G. Proakis; *Digital signal processing: principles algorithms and applications*, Pearson Education India, 2001.
- [34] R. del Río; CMOS cascade Sigma-Delta modulators for sensors and telecom: error analysis and practical design, Springer, 2006.
- [35] I. LA Williams and B. A. Wooley; "A third-order sigma-delta modulator with extended dynamic range," *IEEE Journal of Solid-State Circuits*, vol. 29, pp. 193-202, 1994.
- [36] A. Pena-Perez, V. R. Gonzalez-Diaz, and F. Maloberti; "Analog sigma-delta modulation with Op-Amp gain compensation for nanometer technologies," *Analog Integrated Circuits and Signal Processing*, vol. 76, pp. 297-305, 2013.
- [37] S.-H. Wu and J.-T. Wu; "A 81-dB Dynamic Range 16-MHz Bandwidth  $\Delta\Sigma$ Modulator Using Background Calibration," *IEEE Journal of Solid-State Circuits*, vol. 48, pp. 2170-2179, 2013.
- [38] G. Cauwenberghs and G. C. Temes; "Adaptive digital correction of analog errors in MASH ADCs I Off-line and blind on-line calibration," *IEEE Transactions on Circuits and Systems II: Analog and Digital Signal Processing*, vol. 47, pp. 621-628, 2000.
- [39] P. Kiss, J. Silva, A. Wiesbauer, T. Sun, U.-K. Moon, J. T. Stonick, et al.; "Adaptive digital correction of analog errors in MASH ADCs II Correction using test-signal injection," *IEEE Transactions on Circuits and Systems II: Analog and Digital Signal Processing*, vol. 47, pp. 629-638, 2000.
- [40] F. Yang and M. Gani; "Robust Calibration of an Improved Delta-Sigma Data Converter Using Convex Optimization," *IEEE Journal of Selected Topics in Signal Processing*, vol. 1, pp. 678-685, 2007.
- [41] Y.-S. Chou, C.-C. Lin, H.-L. Chen, and J.-S. Chiang; "Heuristic finite-impulseresponse filter design for cascaded  $\Sigma\Delta$  modulators with finite amplifier gain," *IET circuits, devices & systems*, vol. 6, pp. 235-245, 2012.
- [42] M. Ortmanns, F. Gerfers, and Y. Manoli; "A new technique for automatic error correction in  $\Sigma\Delta$  modulators," in *IEEE International Symposium on Circuits and Systems*, 2005, pp. 2539-2542.

- [43] K. A. O'Donoghue, P. J. Hurst, and S. H. Lewis; "A digitally corrected 5-mW 2-MS/s SC ADC in 0.25-m CMOS with 94-dB SFDR," *IEEE Journal of Solid-State Circuits*, vol. 46, pp. 2673-2684, 2011.
- [44] O. Oliaei; "Noise analysis of correlated double sampling SC-integrators," in *IEEE International Symposium on Circuits and Systems*, 2002, pp. IV-445-IV-448 vol. 4.
- [45] C. C. Enz and G. C. Temes; "Circuit techniques for reducing the effects of op-amp imperfections: autozeroing, correlated double sampling, and chopper stabilization," *Proceedings of the IEEE*, vol. 84, pp. 1584-1614, 1996.
- [46] R. Schreier, J. Silva, J. Steensgaard, and G. C. Temes; "Design-oriented estimation of thermal noise in switched-capacitor circuits," *IEEE Transactions on Circuits and Systems I: Regular Papers*, vol. 52, pp. 2358-2368, 2005.
- [47] B. Razavi and B. A. Wooley; "Design techniques for high-speed, high-resolution comparators," *IEEE Journal of Solid-State Circuits*, vol. 27, pp. 1916-1926, 1992.
- [48] M. Yavari, "Low-voltage high-performance sigma-delta modulators for broadband applications," Ph.D. Dissertation, University of Tehran, 2006.
- [49] I. Mehr and D. Dalton; "A 500-MSample/s, 6-bit Nyquist-rate ADC for disk-drive read-channel applications," *IEEE Journal of Solid-State Circuits*, vol. 34, pp. 912-920, 1999.

#### Abstract

Nowadays, strives to provide new methods to build electronic devices smaller and more efficient have been increased. One of the widely used blocks in electronic circuits is analog to digital converter. Sigma-Delta ( $\Sigma\Delta$ ) modulator is a type of converters, which employ feedback loop and noise shaping technique to convert analog signals. These converters are used traditionally in different applications such as high-resolution audio systems, instrumentation and measurement devices, and biomedical applications. To achieve higher resolution, cascaded structures offer a robust stable alternative instead of using high-order single-loop structures. However they are very sensitive to the analog circuit imperfections since they rely on the precise transfer function matching of the analog and digital sections to avoid prior stages' quantization noise leakage. To overcome this problem, calibration techniques are usually applied for compensation.

In this work, a new accumulative error model is provided by combining existing finite amplifier DC gain model and settling model. Then, a digital background calibration technique which utilizes digital adaptive filters is proposed to improve the resolution of discrete time multi-stage noise shaping (MASH) sigma-delta modulators. The circuit imperfections of switched-capacitor discrete-time integrators (DTIs) degenerate the modulator output resolution, especially in MASH structures since prior stages' noise leaks to the modulator output. The proposed model defines the errors induced by limited DC gain and gain-bandwidth (GBW) of DTIs as a function of their outputs. Compensating for these errors is possible through two steps which are DTI output digital approximation and first-order adaptive filter correction. To identify the adaptive filter parameters, 1-bit pseudorandom test signals are injected to the inputs of the DTIs and least mean square (LMS) algorithm is utilized. The proposed technique is simulated systematically in MATLAB by applying it to three different MASH structures. On average, the calibrated output has 26dB improved SNDR. Therefore, 93% of SNDR degeneration is compensated. One of the three MASH structures is selected to be implemented in 90 nm CMOS technology. The result is 23.3dB improve in SNDR by 0.8mW power consumption. Hence, by using this technique, relaxed amplifiers with lower power consumption can be employed.

**Key Words:** Sigma-delta data converter, Multi-stage noise shaping modulator, digital background calibration, limited DC gain, finite gain-bandwidth.



## Amirkabir University of Technology (Tehran Polytechnic)

**Electrical Engineering Department** 

**MSc Thesis** 

Title Digital Calibration of Analog Circuits Nonidealities in Sigma-Delta A/D Converters

> By Alireza Bafandeh

Supervisor Dr. Mohammad Yavari

February 2015