یک روش کالیبراسیون پسزمینه دیجیتال برای مبدلهای آنالوگ به دیجیتال Pipeline با استفاده از تخمین اولیه خطاها و روشهای مبتنی بر هیستوگرام

محمد میرزاحسینی^۱ محمد یاوری^۲ ۱ - دانشجو - آزمایشگاه طراحی مدارهای مجتمع - دانشکده مهندسی برق - دانشگاه صنعتی امیرکبیر (پلی تکنیک تهران) - تهران ایران ۲ - دانشیار - آزمایشگاه طراحی مدارهای مجتمع - دانشکده مهندسی برق - دانشگاه صنعتی امیرکبیر (پلی تکنیک تهران) - تهران - ایران

myavari@aut.ac.ir

چکیده: در این مقاله، یک روش کالیبراسیون دیجیتال برای اصلاح خطاهای مداری موجود در مبدل های آنالوگ به دیجیتال Pipeline ارائه شده است. این روش شامل دو بخش است که در قسمت اول، یک تخمین اولیه و غیردقیق از خطاهای مداری به صورت پسزمینهای انجام میشود. سپس در قسمت دوم، این مقادیر اولیه به سمت مقادیر دقیقشان تنظیم میشوند و در ادامه تغییرات پروسه و دما را دنبال میکنند. در این روش برای کالیبراسیون خطاها، از ترکیبی از روشهای مبتنی بر یکسانسازی، تغییر ولتاژ آستانهی مقایسه گر و هیستو گرام به همراه ویژ گیهای هندسی منحنی مشخصه انتقالی مبدل Backend و همچنین منحنی مشخصه انتقالی خروجی مبدل و تاثیر خطاها بر روی آنها استفاده شده است. روش کالیبراسیون پیشنهادی بر روی یک مبدل آنالوگ به دیجیتال Pipeline با سرعت نمونهبرداری SNDR و دقت ۱۲ بیت که به صورت ۱۲ طبقه ۱/۵ بیتی با ساختار SFDR و همچنین مبدل به مراه یک مبدل ۲ بیتی فلش پیادهسازی شده است، به کار برده شده است. مقادیر شبیه سازی شده مداری SNDR و SNDR و مید در به دار به ترتیب حدود ۳۱ دسیبل و ۴۱ دسیبل نسبت به مبدل بدون کالیبراسیون بهبود می یابند.

واژه های کلیدی: مبدل های آنالوگ به دیجیتال Pipeline، کالیبراسیون پس زمینه دیجیتال، خطای بهره و غیر خطینگی.

نوع مقاله: پژوهشی

DOI: 10.29252/jiaeee.18.4.79

- تاریخ ارسال مقاله: ۱۳۹۹/۰۱/۲۱
- تاریخ پذیرش مشروط مقاله: ۱۳۹۹/۰۷/۲۷
 - تاریخ پذیرش مقاله: ۱۳۹۹/۰۸/۲۴
- **نام نویسندهی مسئول:** دکتر محمد یاوری

نشانی نویسندهی مسئول: ایران – تهران – خیابان حافظ – پلاک ۴۲۴ – دانشگاه صنعتی امیر کبیر – دانشکدهی مهندسی برق

۱– مقدمه

افزایش سرعت و دقت سیستمهای پردازش دیجیتال نیاز به مبدل-های آنالوگ به دیجیتال سریعتر و دقیقتر دارد [۱]. در این بین مبدل آنالوگ به دیجیتال سریعتر و دقیقتر دارد [۱]. در این بین مبدل سرعت و دقت بالا است. این مبدلها برای دقتهای ۸ تا ۱۶ بیت و سرعتهای ۱۰ تا ۵۰۰ میلیون نمونه بر ثانیه به دلیل پتانسیل بالایی سرعتهای ۱۰ تا ۵۰۰ میلیون نمونه بر ثانیه به دلیل پتانسیل بالایی که برای بهینهسازی توان مصرفی، سطح تراشه و کاراییشان دارند، بسیار مورد استقبال طراحان بودهاند [۲]. با کاهش ابعاد در تکنولوژی-کاهش حداکثر مقدار منبع تغذیه، طراحی تقویت کنندههای عملیاتی با بهره، سوئینگ و خطینگی بالا، برای استفاده در مبدلهای عملیاتی عملا بسیار سخت است. همچنین به دلیل عدم تطبیق بین خازنها و نقایص بیان شده از تقویت کنندههای عملیاتی در ساخت تراشهها، نقایص بیان شده از تقویت کننده مای عملیاتی در ساخت تراشهها، دسیدن به دقتهای بالای ۱۲ بیت برای این مبدلها بسیار سخت است. از اینرو استفاده از تکنیکهای کالیبراسیون، برای دستیابی به دقتهای بالا اجتناب ناپذیر است.

روشهای کالیبراسیون بسته به همزمانی یا عدم همزمانی عملیات اندازه گیری و کالیبراسیون خطاها با عملکرد عادی مبدل، به دو دسته پسزمینه و پیشزمینه، عملکرد عادی مبدل در حالت کالیبراسیون خطاها متوقف میشود. این روشها در برخی از کاربردهای محدود قابل قبول هستند، اما در بسیاری از کاربردهای حساس غیرقابل قبول هستند. در روشهای کالیبراسیون پسزمینه، عملیات اندازه گیری و کالیبراسیون خطاها همزمان با عملکرد عادی مبدل صورت می گیرد [7].

چندین طرح کالیبراسیون پس زمینه دیجیتال در [۲-۱۹] ارائه شدهاند تا عملکرد مبدلهای Pipeline را بهبود دهند. در روش های مبتنی بر یکسان سازی، خطاها به وسیله یک سیگنال تصحیح آزمون، اندازه گیری شده و تابع معکوس خطاها بدست میآید [۴]. اگرچه این تکنیک ها سرعت تبدیل سریع دارند اما برای تولید سیگنال های کالیبراسیون با دقت بالا به مدارهای آنالوگ اضافی احتیاج دارند [۲]. در [۴]، روشی مبتنی بر یکسان سازی پیشنهاد شده است که در آن مبدل سیگنال کالیبراسیون را به جای نمونه ورودی تبدیل میکند و میشود. با این حال، فیلترهای پیش بینی، پهنای باند سیگنال ورودی مبدل را محدود میکنند. در [۱۵] برای تخمین و تصحیح خطاها به جای استفاده از فیلتر پیش بینی از یک مبدل اضافی آهسته اما دقیق استفاده شده است. nal of Iranian Association of Electrical and Electronics Engineers - Vol.18- No.4 Winter 202

روشهای مبتنی بر همبستگی خطاهای آنالوگ را با تزریق یک دنباله نویز شبه تصادفی (PN) به مسیر سیگنال ورودی و سپس با دمدوله کردن اطلاعات در حوزه دیجیتال استخراج میکنند تا به عملکرد مورد نیاز دست یابند [۱۴و ۱۶–۱۹]. از آنجایی که مسیر

سیگنال باید قادر به اضافه شدن سیگنال کالیبراسیون باشد، این تکنیکها باعث کاهش دامنه سیگنال ورودی می شوند. در این روشها، سیگنال ورودی به عنوان یک نویز ناهمبسته با دامنه بزرگتر از دنبالـه PN ظاهر می شود که منجر به یک زمان همگرایی بزرگ می شود.

در روشهای مبتنی بر هیستوگرام، با استفاده از تعداد رخدادها و چگونگی توزیع کدهای خروجی در مبدل اصلی یا مبدل Backend مى توان رفتار آمارى اين كدها را تحليل و از روى آن ها اطلاعات مربوط به کالیبراسیون مبدل را استخراج کرد [۱۰]. ایراد اصلی روشهای مبتنی بر هیستوگرام، وابستگی عملکرد آنها به نوع سیگنال ورودی مبدل است [۱۳]. برای کاهش این مساله، ترکیبی از تکنیکهای پیش زمینه و پس زمینه در [۱۳] استفاده شده است. در [۱۳] در شروع کار، خطاها با استفاده از یک کالیبراسیون پیش زمینه تخمین زده می-شوند و سپس از هیستوگرام خروجی مبدل برای دنبال کردن تغییر خطاها در حالت پس زمینه استفاده می شود. در [۱۲]، با بدست آوردن نقاط تصمیم گیری و ولتاژ آستانهی مقایسه گرها با استفاده از هیستوگرام در سه فاز برای ولتاژهای آستانه متفاوت، معادلهی معکوس MDAC حل شده و خطای بهره و خطای غیرخطینگی را برطرف می-کند. روشهای مبتنی بر هیستوگرام کاملاً دیجیتال هستند و از این رو می توانند از مقیاس بندی تکنولوژی های نانومتری CMOS بهرهمند شوند. این روشها خطاها را از خود سیگنال ورودی تخمین میزنند؛ بنابراین نیاز به فرضی در مورد سیگنال ورودی دارند [۱۰].

در روشهای مبتنی بر تغییر ولتاژ آستانه مقایسه گر، ولتاژ آستانه مقایسه گرهای موجود در زیر مبدل آنالوگ به دیجیتال را با توجه به حاشیهی بدست آمده از تکنیک بیت اضافی تغییر میدهند که در نتیجه آن محلهای شکست در منحنی مشخصه انتقالی طبقات مبدل pipeline تغییر میکنند. البته این تغییر ولتاژ آستانه مقایسه گر باید به گونهای باشد که همچنان بخشی از حاشیهی گفته شده برای آفست مقایسه گرها از تکنیک بیت اضافی باقی بماند. به این ترتیب می وان اطلاعات لازم جهت کالیبراسیون مبدل آنالوگ به دیجیتال را از محل-های مقایسه بدست آورد [۸، ۹].

در روش پیشنهادی در این مقاله، با ترکیب روشهای مبتنی بر یکسانسازی، تغییر ولتاژ آستانهی مقایسه گر و هیستوگرام به همراه ویژگیهای هندسی منحنی مشخصه انتقالی مبدل Backend و خروجی مبدل، خطاهای خطی و غیرخطی ناشی از عدم تطبیق خازن-ها و غیر ایده آلیهای موجود در تقویت کننده تا مرتبه سوم تصحیح میشوند. در این روش از تکنیک تقسیم مبدل نیز استفاده نشده است؛ بنابراین ساختار متداول مبدل دستخوش تغییر نشده و به پیچیدگی آن اضافه نمی شود. همچنین از هیچ مدار آنالوگ اضافی و یا سیگنال مذکور استفاده نشده است. به علاوه روش تخمین اولیه پیشنهاد شده قابلیت پیادهسازی در بسیاری از ساختارهای مبدلها را دارد، که علاوه بر افزایش نسبی دقت مبدل، کاملا پس زمینه ای است و می تواند به-

همراه روشهای مختلف مورد استفاده قرار گیرد. به علاوه روش تنظیم و دنبال کننده پیشنهادی بعد از همگرایی در فواصل زمانی کوتاهی وضعیت ضرایب تصحیح را مورد بررسی قرار میدهد و تغییرات را دنبال میکند.

در بخش دوم این مقاله، روش جدیدی برای کالیبراسیون خطاها پیشنهاد شده است. ابتدا مفاهیم اولیه مورد نیاز برای درک روش پیشنهادی توضیح داده میشود و سپس روشی برای تخمین اولیه خطاهای خطی و غیرخطی مبدل مطرح شده و در ادامهی آنها روشی جهت تنظیم دقیق و ردیابی این خطاها که هر دو به صورت همزمان با عملکرد عادی مبدل انجام میشوند، پیشنهاد شده است. در بخش سوم به نتایج شبیهسازی سیستمی روش کالیبراسیون پیشنهادی پرداخت شده است. در بخش چهارم پیادهسازی مداری مبدل و نتایج شبیهسازی مداری آن با اعمال روش کالیبراسیون پیشنهادی به صورت سیستمی ارائه شدهاند. در نهایت نتیجه گیری مقاله در بخش پنجم ارائه شده است.

۲- روش کالیبراسیون پیشنهادی

مبدل آنالوگ به دیجیتال Pipeline از چندین طبقه تشکیل شده است. مدار MDAC بلوک اصلی سازنده این طبقهها است و بیشترین خطاها را در یک مبدل Pipeline ایجاد می کند. به مدت زمان بین ورود یک نمونهی آنالوگ تا ایجاد کد دیجیتال آن در خروجی مبدل، نهفتگی گفته میشود، که این زمان به تعداد طبقات مبدل وابسته است. برای کاهش زمان نهفتگی از روش همزمانی استفاده میشود. در این روش، هر طبقه مبدل Pipeline نسبت به طبقه قبل و بعد از خود با فاز مخالفی کار می کند، به طوری که فازهای طبقات یک در میان

یکسان میباشند. یعنی وقتی طبقه اول در حال نمونه برداری از ورودی است، طبقه بعدی در حال تبدیل سیگنال باقیمانده طبقه قبل از خود است. این کار باعث دو برابر شدن سرعت مبدل و نصف شدن زمان نهفتگی آن می شود. شکل (۱) بلوک دیاگرام کلی یک مبدل آنالوگ به دیجیتال Pipeline را در حالتی که از روش Concurrent در آن استفاده شده است، نشان می دهد.

MDAC مهمترین قسمت در طراحی مبدل های آنالوگ به دیجیتال Pipeline است. چرا که این بلوک بیشترین توان مصرفی مبدل را به خود اختصاص میدهد و تاثیر مستقیم بر دقت و سرعت مبدل دارد. بنابراین، تقریبا در تمام تکنیکهای کاهش توان، افزایش سرعت و دقت تاکنون بر روی طراحی MDAC متمرکز شدهاند.

یکی از پارامترهای موثر در طراحی بهینه مبدل Pipeline، انتخاب مناسب ساختار MDAC و دقت آن است. ساختار ۱/۵– بیتی دارای بزرگترین ضریب فیدبک در بین سایر ساختارهای طبقات برای این مبدل است. همچنین در این ساختار زیر مبدل دیجیتال به آنالوگ ۱/۵– بیتی تنها با یک خازن قابل پیادهسازی است و لذا غیرخطینگی زیر مبدل دیجیتال به آنالوگ وجود ندارد. دو نوع ساختار برای MDAC، ۵/۱– بیتی بر اساس محل اتصال خازنها در فازهای نمونهبرداری و تقویت وجود دارد. این دو ساختار شامل مدار CNFA با ضریب فیدبک 1/3 و مدار CAT با ضریب فیدبک 0.5 هستند [۴]. در مبدلهایی که از روشهای کالیبراسیون استفاده میکنند، معمولا از ساختار RTAT استفاده میشود. زیرا در این ساختار، مسیر سیگنال و ولتاژ خروجی زیرمبدل دیجیتال به آنالوگ خطای مشابهی دارند و در



شکل (۱): بلوک دیاگرام کلی مبدل آنالوگ به دیجیتال Pipeline

MDAC مدلسازی MDAC

اولین قدم برای ارائه یک روش کالیبراسیون، مـدلسـازی مناسـب خطاها در ساختار طبقات انتخـاب شـده است. در ایـن بخـش اثـرات عدمتطبیق خازنها و رفتار غیرایدهآل تقویت کننده در سـاختار CNFA بهصورت تقریبی مدلسازی میشوند و این مـدل در ایـن مقالـه مـورد استفاده قرار خواهد گرفت.

شکل (۲) پیادهسازی مدار سوئیچشونده خازنی تکسر یک طبقه ۱/۵- بیتی با ساختار CNFA را نشان میدهد. در این شکل *C* خازن پارازیتی موجود در ورودی تقویتکننده و *V* ولتاژ ورودی تقویتکننده است؛ چرا که فرض شده است تقویتکننده توانایی ایجاد زمین مجازی در ورودی خود را تا حد مورد نیاز ندارد.



شکل (۲): مدار سوئیچشوندهخازنی تکسر یک طبقه ۱/۵-بیتی با ساختار CNFA [۴]

رفتار استاتیکی ورودی- خروجی حلقه باز تقویت کنندهی تفاضلی در شکل (۲)، با یک چند جملهای مرتبه سوم قابل تقریب است، زیـرا در ساختار کاملا تفاضلی، هارمونیکهای زوج نـاچیز هستند. بنـابراین داریم [۴]:

$$V_{res} \approx \alpha_1 V_x + \alpha_3 V_x^3 \tag{1}$$

در رابطه فوق α_1 بهره DC محدود تقویت کننده و α_3 ضریب غیرخطی مرتبه سوم آن هستند. اگر این تقویت کننده در ساختار حلقه بسته قرار گیرد، می توان از جملههای مرتبه بالاتر غیرخطینگی آن در رابطه ورودی-خروجی صرف نظر کرد. به این ترتیب برای بدست آوردن معکوس این سیستم، تقریب چند جملهای مرتبه سوم، تقریب مناسبی خواهد بود. به عبارتی می توان نوشت [۴]:

$$T_x \approx \delta_1 V_{res} + \delta_3 V_{res}^{3} \tag{(7)}$$

با جای گذاری V_{res} از رابطه (۱) و بسط رابطـه (۲) و متحـد قـرار دادن طرفین رابطه، داریم [۴]:

$$\delta_{\rm l} = 1/\alpha_{\rm l} \tag{(7)}$$

$$\delta_3 = -\alpha_3 / \alpha_1^4 \tag{f}$$

در رابطه فوق ا δ و δ_3 ضرایب معکوس تقویتکننده هستند. با استفاده از قانون بقای بار از فاز نمونهبرداری اarphi به فاز تقویت $arphi_2$ ، داریم:

$$C_{S}(V_{in} - V_{res}) - C_{X}V_{res}$$

= $C_{S}(kV_{ref} - V_{x}) - C_{X}V_{x} + C_{F}(V_{res} - V_{x})$ (Δ)

با جایگذاری V_x از رابطه (۲)، ورودی طبقه برحسب خروجی آن به صورت زیر بدست میآید:

$$V_{in} = kV_{ref} + \gamma (1 - \delta_1) V_{res} - \gamma \delta_3 V_{res}^3 \qquad (F)$$

که در آن γ برابر است با:

$$\gamma = (1 - \frac{(C_F + C_X)}{C_S}) \tag{V}$$

برای بیان سادهتر، رابطه (۶) را به صورت زیر نمایش میدهیم:

$$V_{in} - kV_{ref} = \eta_1 V_{res} + \eta_3 V_{res}^3 \qquad (\Lambda)$$

در رابطه فوق η_1 ضریب معکوس مرتبه اول MDAC و η_3 ضریب معکوس مرتبه سوم MDAC هستند. از این رو، اگر η_1 و η_1 به طور دقیق تخمین زده شوند، می توان غیر ایده آلی های MDAC را اصلاح کرد. جهت بدست آوردن مدل MDAC از رابطه فوق مجددا معکوس می گیریم تا رابطه ی زیر حاصل شود:

$$V_{res} = \beta_1 (V_{in} - kV_{ref}) + \beta_3 (V_{in} - kV_{ref})^3 \tag{9}$$

که در ان β_1 بهره یا ضریب مرتبه اول MDAC است که در حالت ایدهآل مقدار آن ۲ است و β_3 به عنوان خطای مرتبه سوم MDAC بیان میشود که در حالت ایدهآل مقدار آن صفر است.

بنابراین به کمک رابطه (۹) به صورت تقریبی می توان اثر هریک از پارامترهای خطا شامل عدم تطبیق خازن ها، خطای بهره و رفتار غیر خطی تقویت کننده را در هریک از طبقات مبدل Pipeline مدل سازی نمود.

۲-۲- تکنیک کالیبراسیون پیشنهادی

چالش اصلی در روش های کالیبراسیون تخیمن دقیق ضرایب معکوس مدار MDAC است. شکل (۳) منحنے مشخصه طبقه ۱/۵-بیتی را نشان میدهد که میتوان آن را به سه ناحیه مختلف تقسیم بندی کرد. ناحیه i دستهای از خروجیهای طبقه را مشخص میکند که در آن کد خروجی زیر مبدل آنالوگ به دیجیتال آن برابر مقدار منفی یک است. به همین ترتیب ناحیههای ii و iii نیز دستهای از خروجیهای طبقه را مشخص میکنند که در آنها کـد خروجـی زیـر مبدل آنالوگ به دیجیتال آنها به ترتیب برابر با مقادیر صفر و یک است. در حالت ایدهآل شیب هر ناحیه از منحنی مشخصه انتقالی طبقه 1/۵ - بیتی برابر ۲ است که این مقدار برابر ضریب مرتبه اول MDAC است، اما بهدلیل اثرات غیر ایدهآلی مدارهای آنالوگ و عدم تطبیق خازنها، مقدار این شیب از مقدار ایدهآل خود انحراف پیدا می کند. این انحراف در تمامی نواحی یکسان است. بنابراین با بدست آوردن مقدار شيب منحنى مشخصه انتقالى طبقه در يكي از اين نواحي، مي توان با استفاده از روابط موجود، این انحراف شیب از مقدار ایدهآل را جبران سازی کرده و مبدل را تصحیح نمود.



شکل (۳): تقسیم بندی نواحی منحنی مشخصه انتقالی طبقه ۱/۵– بیتی از روی کد زیر مبدل آنالوگ به دیجیتال

برای بدست آوردن شیب یک خط، به مختصات دو نقطه دلخواه بر روی آن نیاز است. انتخاب این دو نقطه دلخواه برروی منحنی مشخصه انتقالی طبقه بهره، محدودیتهایی به همراه دارد. اولا، در حالت عملکرد عادی مبدل، مشخصات این نقاط برروی محور ورودی قابل تعیین نیستند؛ زیرا هیچ اطلاعی از سیگنال ورودی در دست نیست و این سیگنال میتواند هر مقداری در محدوهی مجاز مبدل داشته باشد. از این رو نمیتوان مختصات یک نقطه خاص از منحنی مشخصه طبقه را برروی محور ورودی انتخاب نمود. دومین محدودیت موجود در انتخاب نقاط دلخواه برروی منحنی مشخصه انتقالی طبقه، مختصات نقاط انتخاب شده برروی محور عمودی یعنی _{عم} *V* است. زیرا این نقاط نیز دقت محدودی دارند، که دقت آن در هر طبقه برابر با دقت مبدل Backend پیشنهاد شده است.

۲-۲-۱- تغییر نقاط تصمیم گیری

برای حل محدودیت اول با دیدگاه پسزمینهای، کافی است نگاه دقیق تری به منحنی مشخصه انتقالی طبقه ۱/۵ – بیتی در شکل (۳) داشته باشیم. در این شکل منحنی مشخصه انتقالی طبقه، در دو نقطه بر روی محور ورودی دچار شکست میشود. این شکست ناشی از تغییر بیتهای خروجی زیر مبدل آنالوگ به دیجیتال است. این دو نقطه بر روی محور ورودی را نقاط تصمیم گیری مینامیم که مقدار آنها همان ولتاژهای آستانه مقایسه گرهای زیر مبدل آنالوگ به دیجیتال طبقه هستند. این نقاط در منحنی مشخصه انتقالی طبقه، تنها نقاطی هستند که مقدار سیگنال ورودی حتی در صورتی که این سیگنال ناآشنا باشد، مشخص است. به بیان دیگر زمانیکه منحنی مشخصـه دچـار شکسـت شد، به این معناست که بیت های خروجی زیر مبدل آنالوگ به دیجیتال تغییر کردهاند و این مسئله زمانی اتفاق میافتد که سیگنال ورودی برابر با ولتاژ آستانه مقایسه گر باشد. از این رو با توجه به کد زیر مبدل آنالوگ به دیجیتال طبقه، میتوان مختصات این نقاط را بر روی محور V_{res} بهوسیلهی نقاط A، B، A و D که در شکل (۴) مشخص شدهاند، نشان داد. در صورتی که کد زیر مبدل دیجیتال به آنالوگ

منفی یک باشد بر نقطه A، و درصورتی که کد زیر مبدل آنالوگ به دیجیتال طبقه صفر باشد، بسته به اینکه در محل شکست آستانه کدام مقایسه گر هستیم بر نقاط B و C و در صورتی که کد زیر مبدل آنالوگ به دیجیتال یک باشد، بر نقطه D از منحنی انتقالی طبقه قرار گرفته-ایم. همچنین می توان مختصات این نقاط را برروی محور V_{res} به ترتیب با مقادیر $V_{res,A}$ ، $V_{res,C}$ ($V_{res,B}$) نشان داده شدهاند، مشخص نمود [17].



شکل (۴): نمایش نقاطی که مختصات آنها برروی محور ورودی به مقدار ولتاژ تصمیمگیری مقایسهگرها منطبق هستند

از میان نقاط A، B، C و D تنها نقاط B و C هستند که از مختصات آنها میتوان جهت محاسبه شیب خط منحنی مشخصه انتقالی طبقه در ناحیه ii استفاده کرد. اما همچنان برای بدست آوردن مختصات نقاط B و C دو چالش عمده وجود دارد. اولا، محاسبه مختصات یک شطه برروی محور رمع در حوزهی دیجیتال نیز محدودیتهایی به -همراه دارد. برای محاسبه این مختصات در هر طبقه میتوان از مدل مازی میشوند، استفاده نمود. به صورت یک مبدل این م مدل سازی میشوند، استفاده نمود. به صورت معمول این مبدل یک مبدل ایده آل در نظر گرفته میشود که دقت آن توسط تعداد و دقت طبقات تشکیل دهندهی مبدل Backend تعیین میشود. علت ایده آل در نظر گرفتن این مبدل آن است که معمولا عمل کالیبراسیون از طبقات آخر به سمت طبقات اول صورت میگیرد و بنابراین برای هر طبقه، طبقات بعد از آن قبلا اصلاح شدهاند.

همچنین با فـرض اینکـه مبـدل Backend ایـدهآل اسـت و مـدل کـه در قسـمت قبـل بدسـت آمـد، مـیتـوان ورودی مبـدل Backend، که همان خروجی طبقه قبل است، را به صورت زیر نوشت:

$$V_{res} = \beta_1 (V_{in} - kV_{ref}) + \beta_3 (V_{in} - kV_{ref})^3$$
 (1.)

و خروجی مبدل Backend را به صورت زیر بیان کرد:

$$D_{res} = \beta_1 (D_{in} - D_1) + \beta_3 (D_{in} - D_1)^3$$
(11)

در رابطه فوق، D_{res} معادل ایدهآل دیجیتال شده V_{res} است. به همین تر رابطه فوق، D_{res} معادل ایدهآل دیجیتال V_{in} است و D_1 معادل ایدهآل دیجیتال V_{in} است و آنالوگ به دیجیتال طبقهی قبل از مبدل Backend است. بنابراین

مشخصه انتقالی خروجی طبقه را می توان به صورت دیجیت الی از خروجی مبدل Backend به صورت شکل (۵) دریافت کرد که به آن منحنی مشخصه انتقالی مبدل Backend گفته می شود.



شكل (۵): منحنى مشخصه انتقالى مبدل Backend

دومین چالش در محاسبه مختصات نقاط *B* و *C*، مربوط به مختصات این نقاط بر روی محور ورودی است. همانطور که گفته شد مختصات این نقاط برروی محور ورودی برابر با ولتاژ آستانه مقایسه-گرها است. اما این ولتاژ عملا هیچگاه برابر با مقدار ولتاژ اعمال شده به پایههای مقایسه *گ*ر نیست. دلیل این مشکل آفست و نویز مقایسه-گرهاست که ناشی از المانهای تشکیل دهندهی مقایسه گرها و به ویژه ترانزیستورهای آنها است.

برای حل چالش اول، با دیدگاهی دیگر نسبت به نقاط *B* و *C*، در خواهیم یافت که این نقاط در حقیقت به ترتیب متناظر با حداقل و حداکثر کـد مبـدل Backend در ناحیـه ii هسـتند کـه در شـکل (۵) مشاهده می شود. برای بدست آوردن حداکثر و حداقل مقدار سیگنال باقیمانده در نقاط تصمیم گیری میتوان از دو تخمین گر مقدار کـد حداکثر و حداقل استفاده کرد. این تخمین گرها باید خروجی مبدل Backend طبقهی مورد نظر را وقتی که مقدار کد زیر مبدل دیجیتال به آنالوگ طبقهی قبل، از 1- به 0 یا از 0 به 1 تغییر می کند، مانیتور کنند و بزرگترین کد قبل از نقطه تصمیم گیری و کوچکترین کد بعد از آن را بدست آورند تا از آنها برای محاسبه شیب خط استفاده شود. اما نویز حرارتی می تواند حداکثر و حداقل کد خروجی مبدل Backend را تحت تاثیر قرار دهد و کد تخمینی در پروسه ی توضیح داده شده را خراب کند. برای رفع این مشکل از روش مبتنی بر هیستوگرام برای تخمین با دقت بالای کد حداکثر و حداقل استفاده می کنیم. در این حالت کدهایی که در اثر نویز حرارتی در هیستوگرام تشکیل شده در اطراف نقاط تصمیم گیری بهوجود آمدهاند، ارتفاع کمتری نسبت به کد حداکثر یا حداقل اصلی خواهند داشت و به راحتی با کنار گذاشتن آن-ها، كد حداكثر يا حداقل درست بدست خواهد آمد.

ssociation of Electrical and Electronics Engineers - Vol. 18- No.4 Winter 202

۲-۳- تخمين اوليه

با توجه به شکل (\mathcal{F}) و با فرض ولتاژهای آستانه مقایسه گرها به صورت $V_{th,1} + V_{os,2}$ و $V_{th,1} + V_{os,1}$ بر روی محور ورودی و اینکه حداکثر و حداقل کد مبدل Backend برروی محور محرور داناحیه *ii* (جایی که کد زیر مبدل آنالوگ به دیجیتال طبقه برابر صفر است) به ترتیب برابر $D_{res,max,ii}$ و شند، میتوان شیب خط منحنی مشخصه در این ناحیه را به صورت زیر محاسبه کرد:

$$m = \frac{D_{res,Max,ii} - D_{res,Min,ii}}{(V_{th,2} + V_{os,2}) - (V_{th,1} + V_{os,1})}$$
(17)

در مبدلهای متداول Pipeline انتخاب بهینه برای ولتاژهای آستانه مقایسه گرها در طبقات ۱/۵–بیتی $4/_{ref}$ /4 است و این یعنی مقایسه گرها در طبقات ۱/۵–بیتی $4/_{ref}$ /4 است و این یعنی مسئله موجب (۶) هم مشخص است. این مسئله موجب شده است که منحنی انتقالی دارای تقارن فرد باشد. البته انتخاب شده است که منحنی انتقالی دارای تقارن فرد باشد. البته و این مسئله ولتاژهای استانه 8/ V_{ref} و 8/ V_{ref} /2 یا (۶) میتوانند (۶) می مقایسه گرها می توانند منحنی مشخصه ای انتقالی با تقارن فرد نسبت به مبدا جدید ایجاد کنند.



شکل (۶): نمایش نحوه محاسبه شیب یک ناحیه از منحنی مشخصه انتقالی Backend

در ابتدا فرض می کنیم که ولتاژهای آستانه مقایسه گرها به گونه ای انتخاب شدهاند که شکل منحنی مشخصه دارای تقارن فرد است. در این صورت با فرض صفر بودن آفست مقایسه گرها، کد حداکثر ناحیه های i و ii یک مقدار برروی محور توست مقایسه گرها، کد حداکثر ناحیه آفست مقایسه گرها هر گز صفر نیست. بنابراین فرض می کنیم که آفست مقایسه گر دوم از ولتاژ آفست مقایسه گر اول بیشتر باشد. در این صورت با توجه به شکل (۷) حداکثر کد ناحیه i از حداکثر کد ناحیه ii برروی محور _{ses} پایین تر قرار خواهد گرفت. با انتقال نقطه حداکثر ناحیه i برروی منحنی ناحیه *ii*، نقطه ای بدست می آید که این نقطه برروی محور ورودی ولتاژی برابر با ولتاژ آستانه مقایسه گر دوم اما آفستی معادل آفست مقایسه گر اول خواهد داشت. بنابراین به یک مثلث قائم-الزاویه خواهیم رسید که ضلع موازی آن با محور ورودی برابر با اختلاف ولتاژ آفست مقایسه گرها و ضلع موازی می با مور ورودی برابر با اختلاف

کدهای حداکثر نواحی i و ii خواهد بود. در این صورت میتوان شـیب وتر آن را بدست آورد که برابر با شـیب منحنـی مشخصـه در ناحیـه ii است. محاسبه این شیب در رابطه (۱۳) آمده است.

$$n = \frac{D_{res,Max,ii} - D_{res,Max,i}}{V_{os,2} - V_{os,1}}$$
(1\mathbf{T})

در رابطهی (۱۳) آفست مقایسهگر دوم بیشتر از آفست مقایسهگر اول فرض شده است، با این حال درصورتی که فـرض کنـیم ولتـاژ آفسـت مقایسهگر اول بیشتر از مقایسهگر دوم باشد، خواهیم داشت:

$$m = \frac{D_{res,Max,i} - D_{res,Max,ii}}{V_{os,1} - V_{os,2}} = \frac{-(D_{res,Max,ii} - D_{res,Max,i})}{-(V_{os,2} - V_{os,1})}$$

$$= \frac{D_{res,Max,ii} - D_{res,Max,i}}{V_{os,2} - V_{os,1}}$$
(15)

بنابراین مشاهده می شود تفاوتی ندارد که ولتاژ آفست مقایسه گر دوم بیشتر از مقایسه گر اول باشد یا بر عکس و در هر دو صورت رابطهی بدست آمده به یک صورت خواهد بود.



شکل (۷): نمایش نحوه انتقال حداکثر کد ناحیه *i* برروی منحنی ناحیه *ii*

$$V_{os,2} - V_{os,1} = \frac{(V_{ih,2} - V_{ih,1})(D_{res,Max,ii} - D_{res,Max,i})}{D_{res,Max,i} - D_{res,Min,ii}}$$
(1Δ)

برای استفاده از رابطهی فوق تنها لازم است که ولتاژهای آستانهی مقایسه گرها به گونهای انتخاب شوند که منحنی مشخصه انتقالی مبدل مقایسه گرها به گونهای انتخاب شوند که منحنی مشخصه انتقالی مبدل Backend دارای تقارن فرد باشد. اما از آنجا که برای محاسبه اختلاف ولتاژ آفستها نیاز به محاسبهی حداکثر و حداقل کد است، انتخاب ولتاژهای آستانه مقایسه گرها را به شکلی انجام می دهیم که از نتایج آن بتوان در سایر مراحل استفاده کرده و سرعت محاسبات را بالاتر برد. به همین منظور ولتاژهای آستانهی مقایسه گرها را به شکلی انجام می دهیم که از نتایج آن مولتاژهای آستانه مقایسه گرها را به شکلی انجام می دهیم که از نتایج آن مولت ولتاژهای آستانه مقایسه گرها را به شکلی انجام می دهیم که از متایج آن مولت ولت ولت در سایر مراحل استفاده کرده و سرعت محاسبات را بالاتر برد. به مورت می منظور ولتاژهای آستانهی مقایسه گرها را در این مرحله به کمین منظور ولتاژهای آستانهی مقایسه گرها دارای تقار می ده یم که در آن منحنی مشخصه انتقالی مبدل Backend دارای تقارن فرد که در آن منحنی مشخصه انتقالی مبدل مولد ای مولی مولی که در آن منحنی مشخصه انتقالی مبدل ما در این مولی تقارن فرد که در آن منحنی مشخصه انتقالی مبدل

نسبت به مبدا جدید است. در این زمان بلوکهای تخمین گر حداکثر و $D_{res,Max,i}$ مداکثر و $D_{res,Max,i}$ محداقل شروع به کارکرده و مقادیر $D_{res,Max,i}$ و $D_{res,Min,ii}$ و $D_{res,Max,i}$ محدار 100 مقدار 100 مقدار $V_{os,2} - V_{os,1}$ را بدست می آورند و سپس به کمک رابط ه (۱۵) مقدار 100 مقدار حداکثر و حداقل حاصل می شود. همچنین در این حالت مقدار کد حداکثر و حداقل بدست آمده از ناحیه ii یعنی $D_{res,Max,ii}$ و $D_{res,Max,ii}$ تحمین گر حداکثر و معاین بدست آمده از ناحیه ii یعنی $D_{res,Max,ii}$ و می تخمین گر حداکثر و معای بدست آمده از ناحیه ii یعنی تعمین گر محاکثر و می کنیم تا در قسمت های مختلف مراحل آینده مجددا از آنها استفاده کنیم.

همان طوری که قبلا اشاره شد، تنها نقاطی که سیگنال ورودی در آنها مشخص است، نقاط تصمیم گیری هستند. بنابراین ولتاژهای آستانه مقایسه گرها می توانند عاملی برای تعیین دامنه سیگنال ورودی باشند. همچنین می دانیم در دامنه های کوچک سیگنال ورودی، غیر خطینگی تقویت کننده تاثیر کمی خواهد داشت و می توان از آن صرف نظر کرد. از این دو ویژگی به همراه مقادیر محاسبه شده در قسمت قبل استفاده می کنیم و روندی برای محاسبه تخمینی با دقت مناسب از ضریب مرتبه اول MDAC یا همان شیب منحنی مشخصه انتقالی طبقه ارائه می دهم.

در مرحل ه قبل ولتاژ آستانه مقایس گرها به صورت در مرحل قبل ولتاژ آستانه مقایس گرها به صورت $V_{th,2} = 3V_{ref}/8 + V_{o2}$ و $V_{th,1} = -V_{ref}/8 + V_{os,1}$ توجه به مطالب بیان شده در حداکثر کد در ناحیه *i* و حداقل کد در ناحیه *ii* و بهدلیل اینکه در این نقاط دامنه ولتاژ سیگنال ورودی برابر $I_{ref}/8 + V_{os,1}$ و مقدار کوچکی است، میتوانیم از غیرخطینگی تقویت کننده صرف نظر کنیم. همچنین برای حداکثر کد در ناحیه *ii* به دلیل این که در این نقاط ولتاژ دامنه سیگنال ورودی دلیل این که در این نقاط ولتاژ دامنه سیگنال ورودی برابر $S_{ref}/8 + V_{os,2}$ و مقدار بزرگی است نمی توان از غیرخطینگی برابر $S_{ref}/8 + V_{os,2}$ است نمی توان از غیرخطینگی

بعد از بدست آمدن مقدار $V_{os,2} - V_{os,1}$ برای داشتن تخمینی دقیقتر، ولتاژ آستانه مقایسه گر دوم را به گونه ای تغییر می دهیم تا بتوان برای حداکثر کد در ناحیه *ii* نیز از غیرخطینگی تقویت کننده صرف نظر کرد. بهترین انتخاب $V_{os,2} - V_{ref} / 8 + V_{os,2}$ است، زیرا در این نقاط دامنه سیگنال ورودی برابر این ولتاژ است و غیرخطینگی تقویت کننده این نقاط دامنه سیگنال ورودی برابر این ولتاژ است و غیرخطینگی تقویت کننده می مرف نظر کرد. بهترین انتخاب $V_{os,2} - V_{ref} / 8 + V_{os,2}$ است، زیرا در این نقاط دامنه سیگنال ورودی برابر این ولتاژ است و غیرخطینگی تقویت کننده این نقاط دامنه سیگنال ورودی برابر این ولتاژ است و غیرخطینگی مقویت کنده شده این نقاط دامنه سیگنال ورودی برابر این ولتاژ است و غیرخطینگی می می می در این زمان بلوک تخمین گر حداکثر در ناحیه *ii* ابتدا ریست می شود و سپس با توجه به تغییر ولتاژ آستانه مقایسه گر دوم شروع به می می ورده و مقدار حداکثر کد جدید ناحیه *ii* را بدست می آورد که آن را با کرده و مقدار حداکثر کد جدید ناحیه *ii* را بدست می آورد که آن را با رکرده و مقدار حداکثر کد جدید ناحیه *ii* را بدست می آورد که آن را با را را زر مرحلهی قبل می دوم شروع به است. در این را می دولی را اینکه مقادیر حداقل کد ناحیه *ii* را زر مرحلهی قبل بدست آورده و نخیره کرده بودیم. سپس با استفاده را از مرحلهی قبل بدست آورده و ذخیره کرده بودیم. سپس با استفاده را از رابطه را ۲۱) شیب خط منحنی مشخصه در این ناحیه را که همان را را رابطه را مجددا به صورت زیر بازنویسی می کنیم:

مجله انجمن مهندسی برق و الکترونیک ایران-سال هجدهم-شماره چهارم- زمستان ۱۴۰۰

$$\beta_{1} = m = \frac{\overline{D_{res,Max,ii}} - D_{res,Min,ii}}{(V_{th,2} + V_{os,2}) - (V_{th,1} + V_{os,1})}$$

$$= \frac{\overline{D_{res,Max,ii}} - D_{res,Min,ii}}{(V_{th,2} - V_{th,1}) + (V_{os,2} - V_{os,1})}$$
(19)

حال برای محاسبه ضریب غیرخطینگی MDAC سازوکاری تعیین $D_{res,Max,ii}$ می کنیم. در مرحله اول کد حداکثر و حداقل ناحیه *ii* یعنی *ii* یعنی $V_{th,2} = 3V_{ref} / 8 + V_{os,2}$ و حداقل ناحیه *ii* یعنی $V_{th,2} = 3V_{ref} / 8 + V_{os,2}$ در حالتی که ولتاژهای مقایسه گر دوم $2V_{th,2} = 3V_{ref} / 8 + V_{os,2}$ بود را $2V_{ceq} \ S_{ceq} \ S_{ceq} \ S_{ref} / 8 + V_{os,2}$ تقویت کننده برای کر دوم $2V_{th,2} = 3V_{ref} / 8 + V_{os,2}$ بود را $2V_{ceq} \ S_{ceq} \ S_{ceq} \ S_{ref} / 8 + V_{os,2}$ تقویت کننده برای کر دوم در این محل محل کر دوم ناحیه *ii* با توجه به دامنه بزرگ ورودی در این محل عیرقابل صرف نظر کردن بود. در این حالت با داشتن مقادیر $2V_{os,1} \ S_{os,2} \ V_{os,2} \ V_{os,1} \ S_{os,1} \ N_{ee}$ مقدار کد حداکثر جدیدی به نام $V_{os,2} \ V_{os,1} \ N_{ee}$ برای ناحیه *ii* را به صورت زیر تعریف می کنیم که در آن تقریبا اثر غیر خطینگی حذف شده است.

$$D_{res,Max,ii}^{NEW} = \beta_1 [(V_{th,2} - V_{th,1}) + (V_{os,2} - V_{os,1})] + D_{res,Min,ii}$$
(1Y)

در این رابطه $D_{res,Max,ii}$ در واقع مقدار ایده آل تخمینی از $D_{res,Max,ii}$ ایده آل تخمینی از $D_{res,Max,ii}$ این رابطه $D_{res,Max,ii}$ این $D_{res,Max,ii}$ این $D_{res,Max,ii}$ کد حداکثر ذخیره شده در مرحله قبل یعنی $D_{res,Max,ii}$ که در آن غیرخطینگی برای کد حداکثر ناحیه ii قابل صرف نظر نبود، رابطه ای برای تخمین ضریب مرتبه سوم بدست می- آید. مفهوم این روند بیان شده در شکل (۹) نشان داده شده است.



شکل (۸): نمایش مشخصه انتقالی بعد از تغییر ولتاژ آستانه مقایسه گر

، $D_{res,Max,ii}$ ابه صورت تفاضل کد $D_{res,Max,ii}$ با کد ΔD . تعریف می کنیم:

$$\Delta D = D_{res,Max,ii}^{NEW} - D_{res,Max,ii} \tag{1A}$$

با توجه به مدل MDAC و خروجی مبدل Backend ایدهآل، Δ*D* به صورت زیر بدست میآید:

$$D_{res,Max,ii} = \beta_1 (D_{in} - D_1) + \beta_3 (D_{in} - D_1)^3$$

$$D_{res,Max,ii}^{NEW} \simeq \beta_1 (D_{in} - D_1)$$
(19)

 $\Delta D = -eta_3 (D_{in} - D_1)^3$ در پایان به کمک رابطهی فوق یک تخمین اولیه از ضریب مرتبه سـوم MDAC یعنی eta_3 به صورت زیر بدست میآید:

$$\beta_{3} = \frac{-\Delta D}{(D_{in} - D_{1})^{3}} = \frac{-\Delta D}{(D_{res,Max,ii})^{NEW} / \beta_{1}^{3}}$$
(Y•)



شکل (۹): نمایش نحوه بدست آمدن کد حداکثر جدید در ناحیه *ii*

پس از بدست آمدن تخمینی از ضرایب MDAC، یعنی β₁ و β₃ به-کمک روش تخمین اولیه پیشنهادی، میتوان ضرایب معادله معکوس MDAC یعنی η₁ و η₃ را به صورت زیر تخمین زد [۴]:

$$\eta_1 = \frac{1}{\beta_1} , \ \eta_3 = \frac{-\beta_3 \times \eta_1^4}{2}$$
 (11)

نکته قابل بیان برای رابطه (۲۱)، وجود ضریب اضافه تقسیم بـر ۲ در رابطه η₃ نسبت به رابطه (۴) است که دلیل آن تغییـر روش پیـاده-سازی مدل معکوس در قسمت تنظیم ضرایب است که در شـکل (۱۰-ب) نشان داده شده است.

نکتهی مهم درمورد روش تخمین اولیه پیشنهاد شده که باعث پس زمینهای بودن آن می شود، این است که تا زمانی که ضرایب معکوس بدست نیامدهاند، خروجی مبدل با ضرایب معکوس با مقدار اولیه، $\eta_1 = 0.5$ و $\eta_2 = \eta_3$ در حال تولید است. به محض بدست آمدن ضرایب معکوس تخمینی، مقدار آنها جایگزین مقادیر قبل می شوند.

۲-۴- تنظیم ضرایب

ضرایب معکوس بدست آمده از روشهای تخمینی همانطور که از نامشان مشخص است تنها تخمینی از ضرایب ارائه میکنند، اما برای رسیدن به حداکثر دقت در مبدل، این ضرایب باید به شکل دقیق تری تنظیم شوند. بنابراین برای این کار، روشی برای تنظیم دقیق این ضرایب ارائه شده است.

شکل (۱۰-الف) رونـد عـادی تبـدیل بـدون کالیبراسـیون در یـک مبدل Pipeline را نشان میدهد. در شکل (۱۰–ب) روند تنظیم ضرایب معکوس با روش پیشنهادی نشان داده شده است کـه در آن رسی معکوس خروجی بعد از مبدل Backend است که در آن تنهـا ضـریب معکوس مرتبه سوم تصحیح شده است. اما ضریب معکوس مرتبه اول بدون تغییر برابر مقدار اولیه یعنی 0.5 قرار داده شده است. همچنین *D_{res.cd.nh} خروجی بعد از مبدل Backend است که از آن بعد* از تنظیم ضریب مرتبه سوم، جهت تنظیم ضریب معکوس مرتبه اول استفاده می شود. البته این خروجی در واقع خروجی اصلی می باشد که بعد از ترکیب با کد زیر مبدل آنالوگ به دیجیتال طبقه قبل از مبدل Backend، خروجی مبدل را ایجاد می کند.

برای تنظیم ضرایب، ابتدا تنها ضریب مرتبه سوم یعنی η_3 را تنظیم می کنیم (دلیل این موضوع در ادامه بیشتر توضیح داده خواهد شد). بنابراین سیگنالی کنترلی بهنام CS تعریف می کنیم که تا زمانی که ضریب مرتبه سوم به میزان خوبی تنظیم نشده است مقدار صفر دارد و موجب می شود حلقه ی تنظیم η_1 وصل نباشد. این تنظیم خوب مقدار η_3 و به نوعی خطای باقی مانده نسبت به صفر، در الگوریتم LMS تنظیم η_3 به شکل تجربی استخراج شده است. این یکی از چالش های سیستمی محدود کننده ی دقت روش مطرح شده می باشد. زیرا مقدار خطای η_3 هیچگاه به صفر مطلق نمی رسد و هر چه بیشتر صبر کنیم به معنای افزایش زمان همگرایی η_1 و به طبع افزایش کل زمان همگرایی مبدل خواهد بود.

در ایسن حالت ولتاژ آسستانه مقایسه گرها برابسر مقادیر در ایسن حالت ولتاژ آسستانه مقایسه گرها برابسر مقادیر $V_{th,2} = V_{ref}3/8 + V_{os,2}$ و $V_{th,1} = -V_{ref}/4 + V_{os,1}$ که در $V_{th,1} = -V_{ref}/4 + V_{os,1}$ به دلیل دامنه ی کوچکتر سیگنال ورودی، خطینگی بیشتر از $V_{th,2} = V_{ref}3/8 + V_{os,2}$ است.



شکل (۱۰): الف) روند عادی تولید خروجی در مبدل Pipeline و ب) روند تولید خروجی با روش تنظیم پیشنهادی ضرایب معکوس

در مرجع [۱۱] نشان داده شده است که ارتفاع شکستگیهای موجود در منحنی مشخصه انتقالی طبقه که در شکل (۱۱) رسم شده است، در حالت ایدهآل برای یک طبقه n بیتی به صورت زیر است:

$$V_{ideal} = A \times \frac{V_{ref}}{2^{Q}} \tag{(TT)}$$

که در آن A بهره طبقه و Q نیز تعداد بیت های موثر طبقه هستند. برای یک طبقه ۱/۵ – بیتی با بهره ۲ و ولتاژ مرجع یک ولت، این ارتفاع به صورت ایده آل برابر یک ولت می شود. از این موضوع در تنظیم ضریب مرتبه سوم استفاده می شود.



شکل (۱۱): ار تفاع شکستگیهای موجود در منحنی مشخصه انتقالی طبقه

برای جبران خطای مرتبه سوم D_{res} باید توان سومی از آن به خودش اضافه شود به طوری که خروجی تصحیح شده D_{res,cal,ŋ3} به صورت زیر است:

$$D_{res,cal,\eta_3} = D_{res} + \eta_3 D_{res}^3 \tag{(TT)}$$

حال منحنی مشخصه انتقالی مبدل Backend بعد از ضریب η_3 را رسم می کنیم که به صورت شکل (۱۲) خواهـد شـد. در ایـن شـکل ارتفـاع شکستگی اول با $d_{1,1}$ و ارتفاع شکستگی دوم با $d_{1,2}$ نشـان داده شـده است، است. با تعریف مقادیر زیر که در شـکل (۱۲) نشـان داده شـده است، خواهیم داشت:

$$d_{1,1} = D_{res,Max,i,cal,\eta_3} - D_{res,Min,ii,cal,\eta_3}$$

$$d_{1,2} = D_{res,Max,ii,cal,\eta_3} - D_{res,Min,iii,cal,\eta_3}$$

$$\Delta d = d_{1,1} - d_{1,2}$$
(YF)

مقادیر م_{ا1}1 و _{1.2} در حالت ایدهآل و درصورت عدم وجود خط∟ برابـر یک خواهند بود و ∆∆ صفر است. اما بهدلیل وجود غیر ایـدهآلـیهـای موجود، این مقدار صفر نخواهد بود.

مجله انجمن مهندسی برق و الکترونیک ایران- سال هجدهم- شماره چهارم- زمستان ۴۰۰ ۱



شکل (۱۲): منحنی مشخصه انتقالی مبدل Backend بعد از ضریب ₇3

از طرفی در مراجع [۸ و ۲۰] ثابت شده است که ضریب معکوس مرتبه سوم با Δ*Δ* متناسب است. بنابراین میتوان یک الگوریتم LMS بـرای تنظیم _{η3} و با خطای Δ*Δ* به صورت زیر نوشت:

$$\eta_3(n+1) = \eta_3(n) + \mu_3 \Delta d \tag{7\Delta}$$

بعد از کاهش خطای Δd به میزان قابل قبول، در شکل (۱۰–ب) سیگنال کنترلی CS = 1 میشود و حلقه ی تنظیم η وصل میشود. در این حالت η_3 تنظیم شده است، بنابراین بعد از آن که η_3 تنظیم شد به سراغ تنظیم η_3 میرویم. در این حالت میتوانیم ناپیوستگی-های منحنی مشخصه خروجی مبدل را اندازه بگیریم. به دلیل اینکه η_3 منحنی مشخصه خروجی مبدل را اندازه بگیریم. به دلیل اینکه تقریبا برابر است. در حقیقت علت اصلی تنظیم κ_3 در ابتدا برابر شدن تقریبا برابر است. در حقیقت علت اصلی تنظیم در ابتدا برابر شدن نشان میدهد. بنابراین با اندازه گیری یکی از این دو ناپیوستگی و به نشان میدهد. بنابراین با اندازه گیری یکی از این دو ناپیوستگی و به صفر رساندن آنها ضریب η_1 نیز طبق رابطه زیر تنظیم میشود:

(79)

در این رابطه *e* اندازه یکی از دو ناپیوستگی *K*₁ یا *K*₂ است. در حقیقت با این روش علاوه بر بستن ناپیوستگیهای منحنی مشخصه انتقالی خروجی مبدل، خطای بهره نیز بهصورت کامل تصحیح میشود و شیب منحنی مشخصه انتقالی خروجی مبدل را به یک میرساند. این روند بهصورت پسزمینه همواره تغییرات را دنبال میکند. گام بهروزرسانی الگوریتم LMS باید به نحوی باشد که ضرایب حول مقدار مورد انتظار نوسانی نشوند و زمان همگرایی هم طولانی نگردد. گام بروز رسانی بزرگ، ضرایب را نوسانی میکند و گام بروز رسانی کوچک زمان همگرایی را افزایش میدهد. در این مقاله، این گامها به شکل تجربی استخراج شدهاند.



شکل (۱۳): نمایش ناپیوستگی های در مرز تغییر کد زیر مبدل آنالوگ به دیجیتال جهت رفع خطا

از آن جایی که در روش پیشنهادی برای استفاده از ویژگی خطینگی متناسب با دامنه ورودی نیاز به تغییر ولتاژهای آستانه مقایسه گرها داشتیم، از تکنیک ارائه شده در [۱۲] جهت تغییر ولتاژ آستانه مقایسه گرها استفاده می کنیم تا به وسیله ی آن سیگنال ورودی را در دامنه های مختلف شناسایی و با استفاده از ویژگی های هندسی منحنی مشخصه، خطاها را استخراج و تصحیح کنیم. دو سیگنال کنیم یا به نام های I_2 و S_2 تعریف می کنیم. I_3 سیگنال کنترلی است کسه با یک شدن آن، ولتاژ آستانه مقایسه گر اول کنیم داده می-شود. با یک شدن سیگنال کنترلی S_2 و ولتاژ آستانه مقایسه گر دوم شود. با یک شدن سیگنال کنترلی S_2 ولتاژ آستانه مقایسه گر دوم شود. با یک شدن سیگنال کنترلی S_2 ولتاژ آستانه مقایسه گر دوم شود. با یک شدن سیگنال کنترلی S_2 ولتاژ آستانه مقایسه گر دوم شود. با یک شدن سیگنال کنترلی S_1 ولتاژ آستانه مقایسه گر دوم شود. با یک شدن سیگنال کنترلی S_2 ولتاژ آستانه مقایسه گر دوم شود. با یک شدن سیگنال کنترلی S_1 ولتاژ آستانه مقایسه گر دوم مود. این موضوع در شکل (۱۴) نشان داده شده است.



شکل (۱۴): نحوه تغییر ولتاژهای آستانه مقایسهگرها به کمک سیگنالهای کنترلی

۳- نتایج شبیهسازی سیستمی روش پیشنهادی

برای بررسی روش پیشنهادی، یک مبدل Pipeline با نـرخ نمونـه-برداری MS/s و دقت ۱۲ بیت در نرمافزار MATLAB شبیهسازی شده است. در حالت شبیهسازیهای سیستمی، این مبدل از ۱۰ طبقه شده است. با ساختار CNFA و یک مبـدل دو بیتـی فلـش بـه عنـوان $V_{ref} = \pm 1V$ أخرین طبقه تشکیل شده است. در این شبیه سـازیهـا، $V_{ref} = \pm 1V$

بوده و یک سیگنال سینوسی با دامنه ۰/۹ ولت و با فرکانس 10.9619140625 MHz به عنوان ورودی به مبدل داده شده است. لازم به ذکر است برای محاسبه طیف از الگوریتم FFT استفاده شده است. همچنین ذکر این نکته ضروری است که مقدار فرکانس ورودی با توجه به تعداد نقاط FFT که برابر ۲^{۱۲} میباشد انتخاب شده است؛ چراکه در صورت انتخاب نادرست فركانس ورودى طيف خروجي مبدل دچار نشت می شود و بنابراین مقادیر صحیح مشخصات عملکردی مبدل از روی طیف قابل دستیابی نمی باشد. همچنـین شـرایط زیـر بـرای پـنج طبقه اولیه مبدل در نظر گرفته شده است. آفست مقایسه گرها با $3\sigma = 36 mV$ ، تقویت کننده با بهره ۳۶ دسی بل و عدم تطبیق بین خازنها برابر با $\cdot/1$ درصد انتخاب شده است. بدین ترتیب مقادیر eta_1 و قرار داده شدهاند. MDAC بهترتیب برابر با ۱/۸ و(-1)- برای تحقق MDAC قرار داده شدهاند. همچنین یک نویز سفید گوسی با میانگین صفر به سیگنال ورودی اضافه شده است تا دقت مؤثر كل مبدل را به ۱۱/۵ بيت محدود كند. روند کالیبراسیون از طبقه پنجم تا طبقه اول و به صورت بازگشتی صورت می گیرد.

شکل (۱۵) طیف خروجی مبدل شبیهسازی شده را بدون اعمال روش کالیبراسیون پیشنهادی نشان میدهد. همانطور که در طیف خروجی مشاهده میشود، هارمونیکها و به ویژه هارمونیک سوم و تون های زائد و همچنین افزایش کف نویز، موجب کاهش مشخصات دینامیک مبدل شده است به گونهای که SNDR برای این مبدل برابر با مقدار dB 31.2 و مقدار SFDR آن نیز dB 35.7 است.



شکل (۱۵): شبیهسازی سیستمی طیف خروجی مبدل Pipeline بدون کالیبراسیون

برای بررسی میزان دقت روش پیشنهادی تخمین اولیه ضرایب MDAC، یک شبیه سازی مونت کارلو بر روی آفست مقایسه گرها با ۱۰۰ بار تکرار در نرمافزار MATLAB انجام شده است، که نتیجهی ضرایب بدست آمده در این شبیه سازی در ادامه آورده شده است. نتایج شبیه سازی برای روش تخمین اولیه پیشنهادی، در شکل های (۱۶) و (۱۷) رسم شده است. همانطور که مشخص است ضرایب تخمینی در نزدیکی ضرایب واقعی تخمین زده شده اند به طوری که میانگین این ۱۰۰ تکرار برای β_1 مقدار ۱/۷۹۷ است که بسیار به ۱/۸ نزدیک است. همچنین این میانگین برای β_3 مقدار ۱/۰۸۱ – است که بسیار نزدیک

به ۰/۱- است. نتایج حاصل از این شبیهسازی نشان میدهد که روش پیشنهادی ارائه شده توانایی تخمین اولیه خوبی از ضرایب MDAC را برای شروع روش تنظیم و دنبالکننده دارد.



شکل (۱۶): نتایج شبیه سازی روش تخمین اولیه برای eta_1



 $eta_{_3}$ شکل (۱۷): نتایج شبیه سازی روش تخمین اولیه برای



شکل (۱۸): طیف خروجی مبدل Pipeline با اعمال روش تخمین اولیه پیشنهادی

لازم به ذکر است پس از تخمین اولیه به کمک این روش، دقت مبدل از ۴/۸۸ بیت موثر برای بدترین تخمین، تقریبا به مقدار ۸ بیت افزایش مییابد، که در شکل (۱۸) نشان داده شده است.

در این قسمت برای کالیبراسیون مبدل مورد نظر، در ابتدا بدترین تخمین اولیه ممکن بدست آمـده از شـبیهسـازی قسـمت قبـل بـرای

ضرایب، انتخاب شده است و سپس روش تنظیم و دنبال کننده پیشنهادی به پنج طبقه اول اعمال شده است. طیف خروجی در این حالت به صورت شکل (۱۹) حاصل شده است. همان گونه که مشخص است با اعمال روش کالیبراسیون پیشنهادی بر روی پنج طبقه اول، مقدار SNDR و SFDR نسبت به حالت تصحیح نشده به ترتیب حدود B 38 و B 47 بهبود پیدا کردهاند.



برای نشان دادن زمان همگرایی ضرایب معکوس MDAC، سه نوع ورودی به مبدل اعمال شده است و همگرایی ضرایب در شکلهای زیر مشاهده می شود. این سه نوع ورودی عبارتند از: یک سیگنال سینوسی، دو سیگنال سینوسی و یک نویز گوسی به عنوان ورودی تصادفی. دامنه سیگنال گوسی به صورتی انتخاب شده است که این ورودی باعث اشباع مبدل نشود. همگرایی ضرایب معکوس بر حسب تعداد نمونهها برای ضرایب طبقه اول در شکل (۲۰) قابل مشاهده است. همانطور که در این شکل مشخص است ضرایب η و η به طور میانگین برای سه ورودی مطرح شده بعد از گذشت تقریبا 0 01×1.4 تبدیل حول مقادیر ایده آل شان یعنی 5.56 و 0.003 پایدار هستند. در شکل (۲۰) باید به ایده آل شان یعنی مورد که این شکلها بعد از تخمین اولیه ضرایب رسم شدهاند.

نتایج شبیهسازی های سیستمی بیانگر توانمندی روش کالیبراسیون پیشنهادی در رفع خطاهای با دامنه ی بزرگ می باشد. بنابراین برای دستیابی به دقت مورد نظر در مبدل Pipeline می توان با اعمال روش کالیبراسیون پیشنهادی، اجزای آنالوگ سازندهی مبدل را با دقت پایین تری طراحی کرد.



شکل (۲۰): روندهمگرایی الف) ضریب معکوس مرتبه اول MDAC و ب) ضریب معکوس مرتبه سوم MDAC

۴- پیادهسازی و نتایج شبیهسازی مداری

در این قسمت یک مبدل Pipeline با دقت ۱۲ بیت و فرکانس نمونه برداری MS/s 100 در تکنولوژی ۹۰ نانومتر CMOS با ولتاژ تغذیه ۱ ولت پیادهسازی شده و تکنیک کالیبراسیون پیشنهادی بر روی آن اعمال شده است. به علت آنکه روش کالیبراسیون پیشنهادی کاملا در حوزه دیجیتال قابل پیادهسازی می باشد ساختار مبدل Pipleline در سطح مداری به صورت یک ساختار متعارف می باشد و اجزای آنالوگ سازنده آن برای اثبات کارآیی روش پیشنهادی دارای دقت پایینی هستند.

با توجه به اینکه ضریب مرتبه اول MDAC، eta_1 ، 1.8 و ضریب مرتبه سوم آن، eta_3 ، 0.1 و نریب مرتبه سوم آن، eta_3 ، 0.1- است و با توجه به ۲۱] و رابطه زیر:

$$(\beta_1 - 0.25 | \beta_3 | V_{ref}^2)^N > 2^M$$
 (YY)

تعداد طبقات مورد نیاز برای دستیابی به دقت ۱۲ بیت، ۱۲ طبقـه ۱/۵ بیتی به همراه یک طبقه ۲ بیتی مبدل Flash است. در ایـن رابطـه، Nتعداد طبقات لازم و M دقت کل مبدل برحسب بیت است. همانطور که در این رابطه مشخص است علت استفاده از طبقات بیشتر این است که بهره هر طبقه به دلیل اثرات غیر ایدهآل کمتر از ۲ است. بنابراین برای جبرانسازی این مشکل و رسیدن به خطینگی ۱۲ بیت نیاز به استفاده از طبقات اضافی است. بنابراین مبدل آنالوگ به دیجیتال طراحی شده

از ۱۲ طبقه ۱/۵ بیتی به همراه یک مبدل Flash دو بیتی در آخر تشکیل شده است.

همانطور که در ابتدای مقاله ذکر شد، در تکنولوژیهای نانومتری، طراحی اجزای سازندهی مبدل بهویژه تقویت کننده، برای رسیدن به دقتهای بالا به صورت بهینه قابل دستیابی نیست. با توجه به اینکه تکنولوژی مورد استفاده برای طراحی ۹۰ نانومتر است، واضح است که دستیابی به بهره مورد نظر برای این دقت، توسط تقویت کننده به صورت بهینه، میسر نیست. به همین دلیل جهت دستیابی به توان مصرفی بھینہ، اجزای سازندہی مبدل با دقت پایین تری طراحی می شوند و رفع خطاهای ناشی از آنها نیز بر عهدهی روشهای کالیبراسیون قرار داده شده است. از طرفی به دلیل کاهش بهرهی حلقه باز تقویت کننده، تغییرات بهره حلقه بسته آن نیز به ازای سیگنالهای بزرگ در ورودی، بیشتر میشود. بنابراین غیرخطینگی تقویتکننده در خروجی آن افزایش مییابد. همین موضوع نشان میدهد که برای دستیابی به دقتهای بالا، نیاز به کالیبراسیون برای تصحیح هر دو خطاهای خطی و غیرخطی است. با توجه به اینکه روش کالیبراسیون پیشنهادی، قابلیت حذف خطاهای غیرخطی را دارد، با استفاده از آن می توان از تقویت کننده هایی با بهره ی پایین استفاده کرد. به منظور کاهش هرچه بیشتر توان مصرفی در این مبدل، علاوه بر حذف مدار نمونهبردار از ورودی آن، از روش کاهش ابعاد در خازنها و تقویت-کنندههای طبقات نیز استفاده شده است.

ساختار نشان داده شده در شکل (۲۱–الف) برای استفاده در مبدل مورد نظر انتخاب شده که یک تقویت کننده ی تفاضلی دو طبقه برای کاربردهای سرعت بالا و عملیات Rail-to-Rail است. این تقویت کننده از دو طبقه یسورس - مشترک به صورت متوالی تشکیل شده است که برای پایداری و نشست مطلوب آن، از جبران سازی فرکانسی میلر با استفاده از خازن Cc و مقاومت *R* استفاده شده است. همچنین ترانزیستورهای ورودی این ساختار نیز از نوع pMOS انتخاب شدهاند تا ولتاژ مد - مشترک ورودی تقویت کننده پایین باشد و امکان استفاده از سوئیچهای RMOS را در ورودی آن فراهم آورد و نیازی به تکنیک بوت استر در این سوئیچها نباشد. همچنین به عنوان پیشنهادی دیگر می توان از ساختار تقویت کننده پیشنهادی [۲۲] نیز برای این طرح استفاده کرد.

مقایسه گرهای دینامیکی در کاربردهای کاهش توان مصرفی و کاهش سطح تراشه انتخاب اول هستند، زیرا در آنها تنها از مدار لچ استفاده شده و فقط در فاز لچ فعال و توان دینامیکی مصرف می کنند. اما چنانچه این مقایسه گر در زمانهای غیرفعال خاموش شود، به دلیل اندازهی کوچک ترانزیستورهای آن، ولتاژ آفست بزرگتری به ساختار تحمیل خواهد کرد. بنابراین در صورت انتخاب مقایسه گر دینامیکی بررسی وضعیت آفست آن بسیار مهم خواهد بود. از طرف دیگر ساختار مقایسه گر انتخابی باید الزامات سرعت و دقت مربوط به مبدل را نیز برطرف کند. مقایسه گر مورد نظر باید توانایی تشخیص LSB کل مدار

را در آزمون Overdrive داشته باشد و با سرعت MHz 100 نیز کارایی مطلوبی داشته باشد. از سوی دیگر نویز Kickback نیز در این ساختار باید به حداقل خود برسد. شکل (۲۱–ب) ساختار انتخابی برای مقایسه گر مورد استفاده را نشان میدهد.





شکل (۲۱): ساختار مداری الف) تقویت کننده و ب) مقایسه گر

نتایج شبیه سازی تقویت کننده نشان می دهد که رفتار آن در گوشه های مختلف تکنولوژی برای شرایط متنوع تقریبا ثابت و مناسب است. تنها مشخصاتی که در تقویت کننده برای بدست آوردن دقت ۱۲ بیت در مبدل آنالوگ به دیجیتال Pipeline کافی نیستند، بهره DC بسیار پایین با مقدار ۳۶ دسیبل و خطینگی نامناسب با THD، ۷۰-دسیبل می باشند، که موجب ایجاد خطاهای بررسی شده در بخش دوم مقاله در مبدل می شوند. همانطور که گفته شد، رفع اثر این خطاها را بر عهدهی روش کالیبراسیون پیشنهادی قرار می دهیم. همچنین این تقویت کننده توانی معادل mU

برای بررسی سرعت و دقت مقایسه گر، از آزمون Overdrive استفاده شده است. مقادیر زمانهای بازیابی و بازیافت تقریبا برابر با ۱۱۰ پیکو ثانیه میباشند. همچنین حداقل سطح ولتاژ قابل تشخیص توسط مقایسه گر در حدود ۶ میلی ولت اندازه گیری شده است.

ولتاژ آفست این لچ با استفاده از روش مونت کارلو شبیه سازی شده است. عدم تطبیق ترانزیستورها به صورت رابطه زیر مدل سازی شده است:

$$\sigma_{V_{ih}} = \frac{A_{V_{ih}}}{\sqrt{WL}}, \quad \sigma_{\beta} = \frac{A_{\beta}}{\sqrt{WL}} \tag{14}$$

در این رابطه $A_{\nu_{h}} = A_{\nu_{h}}$ بهترتیب ضرایب Pelgrom برای ولتاژ آستانه V_{th} و فاکتور جریان β هستند. این شبیهسازی در نرم افزار ۱۰۰ بار تکرار شده است. با توجه به نتایجشبیهسازی بدست آمده، حداکثر ولتاژ آفست این مقایسه گر $\sigma = 36mV$ است که در محدودهی حاشیه آفست باقیمانده برای استفاده از روش های پیشنهادی برای طبقه ۱/۵ بیتی قرار دارد.

همان گونه که گفته شد برای پیادهسازی زیر مبدل آنالوگ به دیجیتال موجود در هر طبقه، از مبدل Flash استفاده میشود. با توجه به ساختار این مبدل، کدهای خروجی این مبدل در واقع کـد حرارتی حاصل از مقایسه گرها هستند. بنابراین برای تبدیل کد حرارتی بـه کـد باینری به یک کدکننده نیاز است. همچنین برای ایجاد ولتاژهای زیر مبدل دیجیتال به آنالوگ در طبقات ۱/۵ بیتی، از یـک تسهیم کننـده استفاده میشود. پیاده سازی مداری تسهیم کننـده و کدکننـده مورد استفاده در طبقات ۱/۵ بیتی، از یـک تسهیم کننـده استفاده در طبقات ۱/۵ بیتی و کد کننده در شکل (۲۲-الف) و مبدل Stash دو بیتی طبقه آخر در شکل (۲۲-ب) رسم شـده است. در ایـن شکل _ib ها نشاندهنده یخروجیهای مبدل آنالوگ به دیجیتال، *Q*ها بیانگر مقادیر خروجی مقایسه گرها و _id ها نشاندهنده ی خروجیهای باینری مبدل آنالوگ به دیجیتال میباشند.

مدارهای سوئیچ شونده خازنی بیشتر قسمتهای یک مبدل Pipeline را تشکیل میدهند. یکی از مهمترین عوامل تخریب طیف خروجی و ایجاد هارمونیک سوم، وجود سوئیچهای موجود در این مدارها می باشند. به این دلیل که این سوئیچها خود نیز توسط مدارهای آنالوگ پیادهسازی میشوند. بنابراین در طراحی مناسب سوئیچهای مورد نیاز، باید دو پارامتر ثابت زمانی مطلوب با خطینگی مناسب و میزان تزریق بار سوئیچها در نظر گرفته شوند. با توجه به وابستگی مقاومت حالت روشن ترانزیستور به ولتاژ گیت- سورس آن، در صورتی که در مسیر سیگنال از آن بهعنوان سوئیچ استفاده شود، غیرخطینگی قابل ملاحظهای می تواند در مقاومت حالت روشن ایجاد گردد. مقاومت حالت روشن غیرخطی موجب ثابت زمانی غیرخطی و در نتیجه اعوجاج قابل ملاحظهای در مدار اصلی میشود. بنابراین اندازهی سوئیچها باید طوری انتخاب شوند که بدترین ثابت زمانی در فركانس نمونهبرداري مورد نظر مناسب باشد. براي كاهش غيرخطينگي ثابت زمانی می توان از روش بوت استرپ استفاده کرد و تغییرات وابسته به سیگنال را در مقاومت سوئیچ کاهش داد. شکل (۲۳) ساختار سوئیچ بوتاسترپ مورد استفاده را نشان میدهد [۲۳]. با شبیهسازی میزان خطينگی سوئيچ بوتاسترپ طراحی شده برای MDAC، ميزان THD آن برابر با Bb dB- بدست آمده است.

علاوه بر سوئیچهایی که از تکنیک بوتاسترپ استفاده میکننـد، سوئیچهای دیگری نیز در ساختار طبقات وجود دارند کـه یـک طـرف آنها به ولتاژ ثابتی بزرگتر یا کوچکتر از 2/DD وصل شـده اسـت کـه

این سوئیچھا بەراحتی با سوئیچھای nMOS ،pMOS یا CMOS قابل پیادهسازی میباشند. در این سوئیچها نیز باید اندازه ترانزیستورها طوری انتخاب شود که سوئیچ دارای خازن پارازیتی کوچک، میزان تزریق بار کم و درعین حال خطینگی لازم باشد. مبدل طراحی شده در فرکــانس نمونــه بـرداری MS/s ا 100 بـرای فرکـانس ورودى MHz 9.9853515625 مورد شبيهسازى قرار گرفته است. مقدار فرکانس ورودی با توجه به تعداد نقـاط FFT کـه برابـر ۲^{۱۰} مـیباشـد، انتخاب شده است. بعد از شبیه سازی مداری مبدل، طیف خروجی آن قبل از اعمال روش کالیبراسیون پیشنهادی در شکل (۲۴) نشان داده شده است. همان گونه که مشاهده می شود عدم تطبیق خازن های MDAC و همچنین بهره محدود تقویت کننده در کنار غیرخطینگی آن باعث كاهش ميزان SNDR و SFDR مبدل به ترتيب به مقادير 37.47 dB و BB 39.34 dB شده است که تقریبا معادل ۵/۹۳ بیت موثر است. با توجه به این شکل، غیرخطینگی مرتبه سوم تقویت کننده تاثیر چشم-گیری بر روی طیف خروجی مبدل گذاشته است بهگونهای که محدوده ی خالی از اغتشاش برای مبدل بطور محسوسی کاهش یافته است.



شکل (۲۳): مدار سوئیچ بوتاسترپ [۲۳]

برای کالیبراسیون مبدل مورد اشاره در قسمت قبل، روش پیشنهادی مانند آنچه در حالت سیستمی گفته شد بر روی مبدل اعمال شده است. لازم به ذکر است که شبیه سازی انجام شده در این بخش توسط نرمافزارهای Cadence و HSPICE صورت گرفته است و روش کالیبراسیون در نرمافزار MATLAB پیاده سازی شده است. به این ترتیب طیف خروجی مبدل پس از اعمال روش تخمین اولیه پیشنهادی به پنج طبقه اول آن به صورت شکل (۲۵) است. همان-گونه که مشاهده می شود با استفاده از روش پیشنهادی تخمین اولیه، میزان BDR و SSDR نسبت به حالت بدون کالیبراسیون به ترتیب به میزان H121 و B

٩٢



شکل (۲۲): الف) ساختار کدکننده و تهسیمکننده در زیر مبدل آنالوگ به دیجیتال طبقه ۱/۵ بیتی و ب) مبدل Flash دو بیتی طبقه آخر

پس از اعمال تخمین اولیه به پنج طبقه اول، روش کالیبراسیون تنظیم و دنبال کننده ی پیشنهادی نیز به پنج طبقه اول مبدل اعمال شده و طیف خروجی مبدل به صورت شکل (۲۶) حاصل شده است. همان گونه که مشاهده می شود با استفاده از روش پیشنهادی میزان SNDR و SFDR نسبت به حالت تخمین اولیه به ترتیب به میزان 19.85 dB 19.85 بهبود یافتهاند.

برای پیادهسازی روش تخمین اولیه پیشنهادی به همراه روش تنظیم و دنبال کننده، نیاز به دو الگوریتم LMS میباشد که با تعدادی جمع کننده و ضرب کننده دیجیتال به همراه چند واحد تاخیر پیادهسازی میشود. همچنین برای پیادهسازی ضرایب معکوس و محاسبات موجود در روشها، نیاز به جمع کننده، ضرب-کننده و تقسیم کننده میباشد. از آنجایی که حداکثر دقت طبقهی مورد تصحیح ۱۱ بیت میباشد، پیچیدگی هر قسمت از سخت افزار-های دیجیتالی مطرح شده از نظر تعداد گیت برای دقت ۱۱ بیت در نظر شده است.





اوليه ييشنهادي

با توجه به [۲۴] و فرض مصرف توان هرگیت دیجیتال به میزان تقریبی CMOS 7 nW/gate-MHz در تکنولوژی ۹۰ نانومتر CMOS و ولتاژ تغذیه ۱ ولت، توان مصرفی تقریبی در روش تخمین اولیه تقریبا برابر با ۴۷ میکرووات و در روش تنظیم و دنبال کننده تقریبا برابر با ۸۵ میکرووات در فرکانس 1 MHz 1 خواهد بود. لذا مجموع تقریبی توان مصرفی بخش دیجیتال کالیبراسیون پیشنهادی شامل

مجله انجمن مهندسی برق و الکترونیک ایران-سال هجدهم-شماره چهارم- زمستان ۴۰۰ 🕞

روش تخمین اولیه و تنظیم و دنبال کننده برای فرکانس MHz 100 برابر با ۱۳/۲ میلیوات خواهد بود. از طرفی، کل توان مصرفی قسمت آنالوگ مبدل طراحی شده در ولتاژ تغذیه یک ولت برابر ۴۰/۳ میلیوات است. بنابراین کل توان مصرفی آن حدود ۵۳/۵ میلی وات است.

از معیار شایستگی (FoM) زیر برای مقایسه مبدلهای مختلف استفاده شده است [۲]:

$$FoM = \frac{P}{2^{ENOB} \times f_s} \tag{(Y9)}$$

که در آن، f_s نرخ نمونهبرداری نایکوئیست، P توان مصرفی مبـدل و ENOB تعداد بیتهای موثر مبدل هستند.

مقایسه روش ارائه شده با سایر روشهای کالیبراسیون نیز در جدول (۱) خلاصه شده است. در این جدول میزان SNDR و SFDR و بدون کالیبراسیون و بعد از کالیبراسیون در کنار میزان بهبود آنها درکنار مشخصات مبدلها، نوع کالیبراسیون و سرعت همگرایی آن-ها مورد مقایسه قرار گرفته است.



مشخصه انتقالی مبدل Backend و خروجی مبدل، خطاهای خطی و غیرخطی ناشی از عدم تطبیق خازنها و غیر ایده آلیهای موجود در تقویت کننده تا مرتبه سوم تصحیح می شوند. در این روش از تکنیک تقسیم کانال استفاده نشده و لذا ساختار متداول مبدل دستخوش آنیالوگ اضافی و یا سیگنال ورودی مانند سیگنال آزمون و یا سیگنال شبه تصادفی در مبدل مذکور استفاده نشده است. به علاوه روش تخمین اولیه پیشنهاد شده، قابل پیاده سازی برروی بسیاری از ساختارهای مبدلها می باشد که علاوه بر افزایش نسبی دقت مبدل، کاملا پس زمینه ای است و می تواند به همراه روش های مختلف مورد استفاده قرار گیرد.

واژهها و اصلاحات:

پسزمينه	Background			
پیشزمینه	Foreground			
مبتنی بر یکسان سازی	Equalization Based			
مبتنی بر همبستگی	Correlation Based			
تقسيم كانال	Split Channel			
همزمانی	Concurrent			
فيلتر پيشبيني درونيابي	Interpolation Filter			
نویز شبه تصادفی	Pseudo-Random Noise			
بیت اضافی	Redundancy Bit			
نھفتگی	Latency			
CNFA	Capacitor Non-Flip-Around			
CFA	Capacitor Flip-Around			
LMS	Least Mean Square			
FFT	Fast Fourier Transform			
MDAC	Multiplying Digital-to- Analog Converter			

۵- نتیجهگیری

در این مقاله، روش کالیبراسیون جدیدی ارایه شده است که با ترکیب روشهای مبتنی بر یکسانسازی، تغییر ولتاژ آستانهی مقایسه گر و هیستوگرام به همراه ویژگیهای هندسی منحنی

Parameter	This work	[2]	[5]	[11]	[12]	[19]
Resolution (Bit)	12	12	12	12	12	12
$f_{\rm s}({\rm MHz})$	100	100	100	500	100	250
SNDR Before Calibration (dB)	37.47	40.4	30.4	51	34.1	31.8
SNDR After Calibration (dB)	68.53	68	72.5	69.2	68.2	66.7
SNDR Improvement (dB)	31.06	27.6	42.1	18.2	34.1	26.9
SFDR Before Calibration (dB)	39.34	42.2	33.4	62.5	35	48.3
SFDR After Calibration (dB)	80.36	83	88	81.7	75.8	75.2
SFDR Improvement (dB)	41.02	40.8	54.6	19.2	75.8	34.9
Calibration Category	Background	Background	Forground and Background	Background	Background	Background
Convergence Iterations (Samples)	1.4×10^{6}	6×2 ¹³	3×10 ³	6.6×10 ⁴	10 ⁶	-
Analog Power (mW)	40.3	48	-	-	-	85
Digital Power (mW)	13.2	-	-	-	-	5
Circuit Implementation	YES	YES	NO	NO	NO	YES
Calibration Method	Equalization- Based+ Comparator Threshold + Histogram- Based	Equalization- Based + Split- Channel	Equalization- Based + Split- Channel	Histogram- Based + Comparator Threshold	Histogram- Based	Correlation- Based
FoM (pJ/Conv.Step)	0.24	0.23	-	-	-	0.2

جدول (۱): مقایسه روش ارائه شده با سایر روشهای کالیبراسیون

2012.

- [9] N. Sun, "Exploiting process variation and noise in comparators to calibrate interstage gain nonlinearity in pipelined ADCs," IEEE Trans. Circuits Syst. I, Reg. Papers, vol. 59, no. 4, pp. 685-695, Apr. 2012.
- [10] L. Brooks and H.-S. Lee, "Background calibration of pipelined ADCs via decision boundary gap estimation," IEEE Trans. Circuits Syst. I, Reg. Papers, vol. 55, no. 10, pp. 2969-2979, Nov. 2008.
- [11] A. Chegeni, K. Hadidi, and A. Khoei, "A Histogram-Based Background Interstage Error Estimation and Implementation Method in Pipelined ADCs," IEEE Trans. Circuits Syst. II, Exp. Briefs, vol. 65, no. 11, pp. 1519-1523, Sept. 2018.
- [12] P. Gholami and M. Yavari, "Digital background calibration with histogram of decision points in pipelined ADCs," IEEE Trans. Circuits Syst. II, Exp. Briefs, vol. 65, no. 1, pp. 16-20, Jan. 2018.
- [13] T. Moosazadeh and M. Yavari, "A calibration technique for pipelined ADCs using self-measurement and histogram-based test methods," IEEE Trans. Circuits Syst. II, Exp. Briefs, vol. 62, no. 9, pp. 826-830, Sept. 2015.
- [14]A. Panigada and I. Galton, "A 130 mW 100 MS/s pipelined ADC with 69 dB SNDR enabled by digital harmonic distortion correction," IEEE J. Solid-State Circuits, vol. 44, no. 12, pp. 3314-3328, Dec. 2009.
- [15] B. Cheongyuen, Digitally Calibrated Analog-to-Digital Converters in Deep Sub-micron CMOS, Ph.D. Thesis, Berkeley University, 2008.
- [16] H. Mafi, M. Yargholi, and M. Yavari, "Statistics-Based Digital Background Calibration of Residue Amplifier Nonlinearity in Pipelined ADCs," IEEE Trans. on Circuits and Systems-I: Regular Papers, vol. 65, no. 12, pp. 4097-4109, Dec. 2018.
- [17] H. Mafi, M. Yavari, and S. Sadigh Behzadi, "Digital

مراجع

 شمسی علیرضا، "طراحی مدولاتور متعامد دلتا سیگمای انعطاف پذیر پیوسته زمان برای گیرندههای Low-IF چند استانداردی"، مجله مهندسی برق و الکترونیک ایران، جلد ۱۶، شماره ۴، ۵۹-۶۸، ایران، زمستان ۱۳۹۸.

- [2] B. Zeinali, T. Moosazadeh, M. Yavari, and A. Rodriguez-Vazquez, "Equalization-based digital background calibration technique for pipelined ADCs," IEEE Trans. Very Large Scale Integr. (VLSI) Syst., vol. 22, no. 2, pp. 322-333, Feb. 2014.
- [3] U.-K. Moon and B.-S. Song, "Background digital calibration techniques for pipelined ADCs," IEEE Trans. Circuits Syst. II, Analog and Digital Signal Processing, vol. 44, no. 2, pp. 102-109, Feb. 1997.
- [4] B. D. Sahoo and B. Razavi, "A 12-bit 200-MHz CMOS ADC," IEEE J. Solid-State Circuits, vol. 44, no. 9, pp. 2366-2380, Sept. 2009.
- [5] M. A. Montazerolghaem, T. Moosazadeh, and M. Yavari, "A predetermined LMS digital background calibration technique for pipelined ADCs," IEEE Trans. Circuits Syst. II, Exp. Briefs, vol. 62, no. 9, pp. 841-845, Sept. 2015.
- [6] A. Verma and B. Razavi, "A 10-bit 500-MS/s 55-mW cmos adc," IEEE J. Solid-State Circuits, vol. 44, no. 11, pp. 3039-3050, Nov. 2009.
- [7] S.-H. W. Chiang, H. Sun, and B. Razavi, "A 10-bit 800-MHz 19-mW CMOS ADC," IEEE J. Solid-State Circuits, vol. 49, no. 9, pp. 935-949, Apr. 2014.
- [8] L. Shi, W. Zhao, J. Wu, and C. Chen, "Digital background calibration techniques for pipelined ADC based on comparator dithering," IEEE Trans. Circuits Syst. II, Exp. Briefs, vol. 59, no. 4, pp. 239-243, Apr.

مجله انجمن مهندسی برق و الکترونیک ایران-سال هجدهم-شماره چهارم- زمستان ۱۴۰۰

۹۵

Background Calibration of Residue Amplifier Nonidealities in Pipelined ADCs," Circuits, Systems & Signal Processing (Springer), vol. 35, no. 10, pp. 3675-3699, Oct. 2016.

- [18] M. A. Montazerolghaem, T. Moosazadeh, and M. Yavari, "A Single Channel Split ADC Structure for Digital Background Calibration in Pipelined ADCs," IEEE Trans. on Very Large Scale Integration (VLSI) Systems, vol. 25, no. 4, pp. 1563-1567, Apr. 2017.
- [19] X. Peng, J. Guo, Q. Bao, Z. Li, H. Zhuang, and H. Tang, "A Low-Power Low-Cost On-Chip Digital Background Calibration for Pipelined ADCs," IEEE Tran. Very Large Scale Integr. (VLSI) Sys., vol. 27, no. 11, pp. 2568-2574, Nov. 2019.
- [20] B. Murmann and B. E. Boser, Digitally assisted pipeline ADCs theory and implementation, Springer Science & Business Media, 2007.
- [21] A. Ravindran, A. Savia, and J. Leonard, "Digital error correction and calibration of gain non-linearities in a pipelined ADC," IEEE Int. Symp. Circuits and Syst., vol. 1, pp. 1-1, May 2004.

```
[۲۲] یعقوبی کریموی نازنین زهرا، گلمکانی عباس، یعقوبی کریموی رضا،
"یک طراحی جدید برای بهبود Slew rate تقویت کنندههای
عملیاتی تفاضلی دو طبقه تک سر کم توان"، مجله مهندسی برق و
الکترونیک ایران، جلد ۱۴، شماره ۲، ۹۷–۱۰۵، ایران، تابستان
۱۳۹۶.
```

- [23] M. Yavari, Low-Voltage High-Performance Sigma-Delta Modulators for Broadband Applications, Ph.D. Thesis, University of Tehran, July 2006.
- [24] Cobham PLC Company, "ASICs Digital and Mixed-Signal Brochure," January 2018, Retrieved from https://www.cobhamaes.com/pagesproduct/datasheets/A SICProductBrochure.pdf